“H·A·卡斯特罗”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]半导体裸片堆叠以及相关联系统和方法-CN202310203552.1在审
发明人： H·A·卡斯特罗;K·R·帕雷克 -专利权人：美光科技公司
申请日： 2023-03-02 - 公布日： 2023-09-05 - 主分类号： H01L25/16 文献下载
摘要：公开半导体裸片堆叠和相关联系统和方法。在实施例中，半导体裸片堆叠对应于直接接合在一起的一对逻辑裸片和存储器裸片。所述逻辑裸片包含由相对高温工艺步骤产生的集成电路，而所述存储器裸片包含具有使用相对低温工艺步骤产生的材料的存储器单元。分别制造包含所述逻辑裸片的逻辑晶片和包含所述存储器裸片的存储器晶片。随后，直接接合所述逻辑晶片和所述存储器晶片以产生所述半导体裸片堆叠。所述逻辑裸片或所述存储器裸片包含衬底穿孔TSV以为所述半导体裸片堆叠提供电力和信号。所得半导体装置如同其形成于单片衬底中一样作为单个装置操作。
半导体堆叠以及相关联系方法

[发明专利]接合到逻辑裸片的半导体存储器裸片和相关联系统与方法-CN202310203442.5在审
发明人： K·R·帕雷克;H·A·卡斯特罗 -专利权人：美光科技公司
申请日： 2023-03-02 - 公布日： 2023-09-05 - 主分类号： H01L25/16 文献下载
摘要：公开接合到逻辑裸片的半导体存储器裸片和相关联系统与方法。在实施例中，半导体裸片组合件包含逻辑裸片和直接接合到所述逻辑裸片的一或多个存储器裸片。所述逻辑裸片包含使用相对高温工艺步骤生成的集成电路，而所述存储器裸片包含具有使用相对低温工艺步骤生成的材料的存储器单元。所述逻辑裸片和所述存储器裸片已经分别在两个不同晶片中制造，使得生成其的工艺步骤可彼此独立地优化。包含接合到所述逻辑裸片的所述存储器裸片的所得半导体装置充当单个装置，如同其形成于单片衬底中一样。所述所得半导体装置可配置成执行人工智能任务。
接合逻辑半导体存储器相关联系方法

[发明专利]存储器单元的三态编程-CN202080090601.X在审
发明人： H·A·卡斯特罗;J·M·赫斯特;S·K·贾因;R·K·道奇;W·A·梅尔顿 -专利权人：美光科技公司
申请日： 2020-12-10 - 公布日： 2022-08-12 - 主分类号： G11C13/00 文献下载
摘要：本公开包含用于存储器单元的三态编程的装置、方法和系统。实施例包含具有多个存储器单元的存储器和电路系统，所述电路系统配置成通过以下操作将所述多个存储器单元中的存储器单元编程为三个可能的数据状态中的一者：将电压脉冲施加到所述存储器单元；确定所述存储器单元是否响应于所述所施加电压脉冲而突返；及基于对所述存储器单元是否突返的确定而将额外电压脉冲施加到所述存储器单元。
存储器单元三态编程

[发明专利]存储器单元的多态编程-CN202080091411.X在审
发明人：杰里米·M·赫斯特;S·K·贾因;H·A·卡斯特罗;R·K·道奇;W·A·梅尔顿 -专利权人：美光科技公司
申请日： 2020-12-10 - 公布日： 2022-08-12 - 主分类号： G11C13/00 文献下载
摘要：本公开包含用于存储器单元的多态编程的设备、方法和系统。实施例包含：存储器，其具有多个存储器单元；和电路，其配置成通过以下操作将所述多个存储器单元中的存储器单元编程为多个可能的数据状态中的一者：将电压脉冲施加到所述存储器单元；确定所述存储器单元响应于施加的电压脉冲而突返；在确定所述存储器单元突返后，关断到所述存储器单元的电流；及在关断到所述存储器单元的所述电流之后，将多个额外电压脉冲施加到所述存储器单元。
存储器单元编程

[发明专利]执行与脉冲发放事件相关的存储器内处理操作以及相关方法、系统和装置-CN202080062712.X在审
发明人： D·尤达诺夫;S·S·艾勒特;H·A·卡斯特罗;A·D·艾卡尔 -专利权人：美光科技公司
申请日： 2020-08-24 - 公布日： 2022-04-15 - 主分类号： G06F12/06 文献下载
摘要：描述了用于存储器内或近存储器处理的方法、设备和系统。可经由存储器系统处理脉冲神经网络中的脉冲发放事件。存储器系统可存储目的地神经元群组，且在脉冲神经网络(SNN)的一系列时间间隔中的每一时间间隔处，使来自相应源神经元的突触前尖峰事件群组通过，其中所述突触前尖峰事件群组随后存储在存储器中。
执行脉冲发放事件相关存储器处理操作以及方法系统装置

[发明专利]执行与突触前尖峰信号相关的存算一体化操作，及相关方法及系统-CN202080061904.9在审
发明人： D·尤达诺夫;S·S·艾勒特;H·A·卡斯特罗;A·D·艾卡尔 -专利权人：美光科技公司
申请日： 2020-08-31 - 公布日： 2022-04-12 - 主分类号： G11C11/54 文献下载
摘要：本公开描述了用于存储器内或近存储器处理的方法、设备及系统。尖峰神经网络中的尖峰事件可经由存储器系统进行处理。存储器系统可存储对应于一组目的地神经元的数据。所述存储器系统可以SNN的每一时间间隔，使对应于来自相应源神经元的一组突触前尖峰事件的数据通过。可随后将对应于所述组突触前尖峰事件的所述数据存储在所述存储器系统中。
执行突触尖峰信号相关一体化操作方法系统

[发明专利]薄膜晶体管及相关制造技术-CN201980083752.X在审
发明人： H·A·卡斯特罗;S·W·鲁塞尔;S·H·唐 -专利权人：美光科技公司
申请日： 2019-12-05 - 公布日： 2021-08-06 - 主分类号： H01L27/12 文献下载
摘要：描述用于薄膜晶体管及相关制造技术的方法及设备。所述薄膜晶体管可存取安置成交叉点架构的两个或更多个存储器单元层面。所述制造技术可使用形成于复合堆叠的顶层处的一或多个通路图案，其可促进在所述复合堆叠内构建所述薄膜晶体管，同时使用数目减少的处理步骤。通过利用所述通路的不同群组，可使用所述制造技术来构建所述薄膜晶体管的不同配置。此外，可使用本文中所描述的所述薄膜晶体管及基于通路的相关制造技术来构造存储器装置的电路及组件(例如解码器电路系统、一或多个存储器阵列的方面之间的互连件)。
薄膜晶体管相关制造技术

[发明专利]存储器阵列解码及互连件-CN201980083373.0在审
发明人： H·A·卡斯特罗;S·W·鲁塞尔;S·H·唐 -专利权人：美光科技公司
申请日： 2019-12-05 - 公布日： 2021-08-06 - 主分类号： H01L27/24 文献下载
摘要：描述用于薄膜晶体管及相关制造技术的方法及设备。所述薄膜晶体管可存取安置成交叉点架构的两个或更多个存储器单元层面。所述制造技术可使用形成于复合堆叠的顶层处的一或多个通路图案，其可促进在所述复合堆叠内构建所述薄膜晶体管，同时使用数目减少的处理步骤。通过利用所述通路的不同群组，可使用所述制造技术来构建所述薄膜晶体管的不同配置。此外，可使用本文中所描述的所述薄膜晶体管及基于通路的相关制造技术来构造存储器装置的电路及组件(例如解码器电路系统、一或多个存储器阵列的方面之间的互连件)。
存储器阵列解码互连

[发明专利]用于对存储器单元进行编程的技术-CN201980053652.2在审
发明人： H·A·卡斯特罗;I·托尔托雷利;A·皮罗瓦诺;F·佩里兹 -专利权人：美光科技公司
申请日： 2019-08-09 - 公布日： 2021-04-02 - 主分类号： G11C11/56 文献下载
摘要：本发明提供用于对存储第一逻辑状态的自选择存储器单元进行编程的技术。为对所述存储器单元进行编程，可将具有第一极性的脉冲施加到所述单元，此可导致所述存储器单元具有降低的阈值电压。在其中可降低所述存储器单元的所述阈值电压的持续时间期间(例如，在选择时间期间)，可将具有第二极性(例如，不同极性)的第二脉冲施加到所述存储器单元。将所述第二脉冲施加到所述存储器单元可导致所述存储器单元存储不同于所述第一逻辑状态的第二逻辑状态。
用于存储器单元进行编程技术

[发明专利]埋线及相关制造技术-CN201980034103.0在审
发明人： H·A·卡斯特罗;S·W·鲁塞尔;S·H·唐 -专利权人：美光科技公司
申请日： 2019-03-28 - 公布日： 2020-12-29 - 主分类号： H01L27/105 文献下载
摘要：本发明描述用于埋线及相关制造技术的方法、系统及装置。电子装置(例如集成电路)可包含在堆叠的多个层处的多个埋线。举例来说，所述堆叠的第一层可包含基于形成于所述堆叠的上部层处的通孔图案形成的多个埋线。所述通孔图案可以多种空间配置形成，且可允许导电材料沉积于内埋目标层处。在一些情况下，埋线可并行地形成于所述堆叠的多个层处。
相关制造技术

[发明专利]交叉点存储器阵列及相关制造技术-CN201980027909.7在审
发明人： H·A·卡斯特罗;S·H·唐;S·W·鲁塞尔 -专利权人：美光科技公司
申请日： 2019-03-28 - 公布日： 2020-12-01 - 主分类号： H01L45/00 文献下载
摘要：描述用于交叉点存储器阵列及相关制造技术的方法及设备。本文中所描述的所述制造技术可有助于同时建置安置于交叉点架构中的两个或两个以上存储器胞元层。每一存储器胞元层可包含多个第一存取线(例如字线)、多个第二存取线(例如位线)及第一存取线与第二存取线的每一拓朴相交点处的存储器组件。所述制造技术可使用形成于复合堆叠的顶层处的通孔的图案，从而可有助于在使用缩减数目个处理步骤时在所述复合堆叠内建置3D存储器阵列。所述制造技术还可适于形成插槽区，在所述插槽区处，所述3D存储器阵列可与存储器装置的其它组件耦合。
交叉点存储器阵列相关制造技术

[发明专利]用于存储器阵列的取消选择驱动器-CN201280032527.1在审
发明人： H·A·卡斯特罗 -专利权人：英特尔公司
申请日： 2012-06-28 - 公布日： 2014-03-12 - 主分类号： G11C8/04 文献下载
摘要：供了用于将选择线驱动至电阻性交叉点存储器阵列的非对称的选择和取消选择驱动器。可以将地址完全解码，以确定有效的选择驱动器，但是对于取消选择驱动器可以执行部分解码。一些实施例可以将奇和偶取消选择驱动器作为两组驱动器进行管理，并且一些实施例可以采用次佳晶体管作为取消选择驱动器，以节省管芯面积。一些实施例可以将取消选择驱动器实现为经修改的存储器元件，从而进一步减少管芯面积。
用于存储器阵列取消选择驱动器

1
共 12 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top