“D·达斯莎玛”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]用于等待时间关键一致性和存储器互连的前向错误校正和循环冗余检查机制-CN202180050922.1在审
发明人： D·达斯莎玛;S·乔德里 -专利权人：英特尔公司
申请日： 2021-08-12 - 公布日： 2023-03-31 - 主分类号： H04L1/00 文献下载
摘要：系统、方法和装置可包括传送侧协议栈电路系统，该电路系统包括：第一循环冗余检查(CRC)电路系统，用于确定第一信息集合的第一CRC码和用于确定第二信息集合的第二CRC码；以及Flit编码电路系统，用于利用第一信息集合和第一CRC码对Flit的第一部分进行编码，该Flit编码电路系统利用第二信息集合和第二CRC码对Flit的第二部分进行编码。接收机侧协议栈电路系统可包括低等待时间路径，该路径包括用于对接收到的Flit的第一部分执行CRC检查的第一CRC检查电路系统。接收机侧协议栈电路系统可包括非低等待时间路径，该电路系统包括用于对接收到的Flit执行FEC的前向错误校正(FEC)解码器电路系统，以及用于对接收到的、通过FEC的Flit执行CRC检查的第二CRC检查电路系统。
用于等待时间关键一致性存储器互连错误校正循环冗余检查机制

[发明专利]用于通道裕量和表征的硬件记录-CN202211031971.3在审
发明人： D·达斯莎玛;M·C·简;S·乔杜里;R·博杜帕利 -专利权人：英特尔公司
申请日： 2022-08-26 - 公布日： 2023-03-28 - 主分类号： G06F13/42 文献下载
摘要：本公开涉及用于通道裕量和表征的硬件记录。设备包括端口，端口具有重放缓冲器和协议逻辑，该协议逻辑用于接收用于在点到点链路上被发送的微片序列中的微片，并确定该微片中的错误。基于该错误，该微片的副本被存储在重放缓冲器内的第一位置中，并且微片序列中接收的下一个微片的副本被存储在重放缓冲器内的第二位置中。微片的副本然后被写入寄存器，以供软件访问。
用于通道表征硬件记录

[发明专利]PCI快速增强-CN201810010810.3有效
发明人： Z·吴;D·达斯莎玛;M·M·马宗达;S·巴斯托拉;K·肖 -专利权人：英特尔公司
申请日： 2013-12-26 - 公布日： 2022-01-04 - 主分类号： G06F13/36 文献下载
摘要：本申请公开了PCI快速增强。对链路要退出活动状态进行标识，该链路包括多个通道。基于之前经由该链路发送的数据保持奇偶校验信息，并且在从活动状态退出之前发送该奇偶校验信息的指示。
pci 快速增强

[发明专利]一种在节点之间共享存储器和I/O服务的装置、方法、系统-CN201380081419.8有效
发明人： D·达斯莎玛;R·G·布朗肯希普;S·S·契托尔;K·C·克雷塔;B·弗莱舍;M·C·简;M·J·库马;B·S·莫里斯 -专利权人：英特尔公司
申请日： 2013-12-26 - 公布日： 2019-12-24 - 主分类号： G06F13/14 文献下载
摘要：共享存储器控制器用于服务经由数据链路接收到的来自多个独立节点的加载和存储操作，以提供对共享存储器资源的访问。多个独立节点中的每一个被允许访问共享存储器资源的相应部分。在数据链路上发送互连协议数据和存储器访问协议数据，并且可定义和标识互连协议数据与存储器访问协议数据之间的转换。
节点之间共享存储器服务

[发明专利]具有PCI快速增强的系统和方法-CN201380081346.2有效
发明人： Z·吴;D·达斯莎玛;M·M·马宗达;S·巴斯托拉;K·肖 -专利权人：英特尔公司
申请日： 2013-12-26 - 公布日： 2019-06-21 - 主分类号： G06F13/14 文献下载
摘要：对链路要退出活动状态进行标识，该链路包括多个通道。基于之前经由该链路发送的数据保持奇偶校验信息，并且在从活动状态退出之前发送该奇偶校验信息的指示。
pci 快速增强

[发明专利]互连重定时器增强-CN201380081246.X有效
发明人： D·S·弗洛里奇;D·达斯莎玛 -专利权人：英特尔公司
申请日： 2013-12-26 - 公布日： 2019-02-15 - 主分类号： H04L29/14 文献下载
摘要：产生测试模式信号，该测试模式信号包括测试样式和错误报告序列。在链路上发送该测试模式信号，该链路包括一个或超过一个扩展设备和两个或超过两个子链路。该测试模式信号在多个子链路中的特定子链路上被发送，并且由接收设备使用以标识特定子链路上的错误。错误报告序列利用错误信息被编码以描述多个子链路中的子链路的错误状态。
互连定时器增强

[发明专利]辅助式一致共享存储器-CN201410706028.7有效
发明人： D·达斯莎玛;M·J·库马;B·T·弗莱舍 -专利权人：英特尔公司
申请日： 2014-11-27 - 公布日： 2018-09-11 - 主分类号： G06F15/167 文献下载
摘要：公开了一种辅助式一致共享存储器。在此描述了一种用于跨多个集群的一致共享存储器的装置。该装置包括结构存储器控制器和一个或多个节点。该结构存储器控制器管理对每个节点的共享存储器区域的访问，从而使得使用加载存储语义可访问每个共享存储器区域，即便是响应于该节点失效。该装置还包括全局存储器，其中，每个共享存储器区域被该结构存储器控制器映射到该全局存储器。
辅助一致共享存储器

[发明专利]群集级数据一致性模型和协议-CN201410705574.9有效
发明人： D·达斯莎玛;M·J·库马;B·T·弗莱舍 -专利权人：英特尔公司
申请日： 2014-11-27 - 公布日： 2018-07-17 - 主分类号： G06F12/0815 文献下载
摘要：本文描述一种提供数据一致性的装置。该装置包括全局持续存储器。使用包括输入/输出(I/O)语义和存储器语义的协议访问该全局持续存储器。该装置也包括反射存储器区。该反射存储器区是全局持续存储器的一部分，多个节点中的每个节点将该反射存储器区映射到不可高速缓存的空间中。进一步说，该装置包括信号量存储器。该信号量存储器为所实施的数据一致性提供硬件辅助。
存储器反射存储器数据一致性信号量全局存储器语义语义输入/输出高速缓存协议访问硬件辅助映射群集

[发明专利]用于改进与硬件驱动的算法的均衡的装置、系统、以及方法-CN201410097121.2有效
发明人： D·达斯莎玛;K·L·S·P·盖戴纳戈凡卡塔;P·贾亚普兰卡什巴拉德沃杰 -专利权人：英特尔公司
申请日： 2014-03-14 - 公布日： 2018-03-02 - 主分类号： G06F13/42 文献下载
摘要：一种系统和方法包括响应于经历均衡的第一组件和第一组件的链路伙伴组件，第一组件用于向链路伙伴组件传递第一数据集。第一组件可包括用于接收第一均衡数据集的至少一个接收机。第一组件可进一步包括耦合到所述接收机的用于存储所述均衡数据的系数存储。另外，耦合到所述系数存储的系数逻辑用于基于第一均衡数据集生成第一组系数。第一组件用于向链路伙伴组件发送第一组系数。
用于改进硬件驱动算法均衡装置系统以及方法

[发明专利]提供对设备功能的访问的装置、系统和方法-CN201410095775.1有效
发明人： D·J·哈利曼;A·冯戈;D·达斯莎玛 -专利权人：英特尔公司
申请日： 2014-03-14 - 公布日： 2017-12-26 - 主分类号： G06F13/20 文献下载
摘要：描述了提供对设备功能的访问的装置、系统和方法。描述了用于通过输入/输出(I/O)设备提供对功能的访问的技术和机制。在一个实施方式中，包括I/O设备的计算机系统的主存储器存储把功能与用于访问该功能的上下文关联起来的功能上下文数据结构。I/O设备存储用于提供功能的I/O设备的配置。在另一实施方式中，软件进程与功能上下文数据结构交换信息以便得到对功能的访问。I/O设备执行功能上下文数据结构和配置数据结构相对于彼此的同步，其中，功能上下文数据结构操作为寄存器级接口，所述寄存器级接口把I/O设备和软件进程相互进行接口。
提供设备功能访问装置系统方法

[发明专利]用于字典压缩的系统、方法和设备-CN201180074550.2有效
发明人： I·帕多;I·索菲尔;D·瑞弗;D·达斯莎玛;A·佩特 -专利权人：英特尔公司
申请日： 2011-10-01 - 公布日： 2017-02-15 - 主分类号： H03M7/30 文献下载
摘要：使用基于字典的高带宽无损压缩的方法、设备以及系统。通过压缩器和解压缩器中的逻辑，实现具有被同步和编码以支持压缩和解压缩操作的条目的一对字典。压缩器/解压缩器逻辑可以协作方式操作，包括实现相同字典更新方案，导致相应的字典中的数据被同步。字典还配置有可替换的条目，替换策略是基于通过链路传输的数据组内的数据的匹配字节实现的。为条目替换公开了各种方案，以及延迟的字典更新技术。这些技术使用并行操作，支持线速度压缩和解压缩，导致基本上没有等待时间的开销。
用于字典压缩系统方法设备

[发明专利]在PCIe接口上实现快速通路互连协议-CN201180045925.2有效
发明人： R·J·萨弗兰克;D·达斯莎玛;G·N·斯里尼瓦萨 -专利权人：英特尔公司
申请日： 2011-09-23 - 公布日： 2013-05-22 - 主分类号： H04L29/06 文献下载
摘要：用于在PCIe接口上实现英特尔快速通路互连(QPI)的方法和装置。QPI协议的高层通过使用在相应PCIe x16、x8和x4快线配置上的QPI数据位映射在PCIe接口的物理层上实现。利用QPI链路层-PCIe物理层接口以从下层的PCIe物理层(和相应的PCIe接口电路)中提取QPI链路层、路由层和协议层，这允许在PCIe硬件上利用QPI协议消息。因此，可在PCIe接口电路上实现QPI功能，例如对一致性存储器事务的支持。
pcie 接口实现快速通路互连协议

[发明专利]在串行链路中用于编码的链路和线路级分组方案-CN200910139836.9有效
发明人： D·达斯莎玛 -专利权人：英特尔公司
申请日： 2009-06-25 - 公布日： 2010-01-20 - 主分类号： H04L1/00 文献下载
摘要：本发明涉及一种在串行链路中用于编码的链路和线路级分组方案。揭示了一种新颖的编码方案，使得物理层能够通过查看一些所选位来标识分组边界，同时改进差错检测性能并对低功率状态维持低开销。通过消除8b/10b编码对物理层的开销，编码方案实现了比当前的8b/10b编码更好的差错检测性能。此外，新颖的编码方案提供了其它差错检测性能、用于退出低功率状态的低开销机制以及用于处理有问题的分组的机制。
串行链路中用于编码线路分组方案

1
共 13 条