“颀邦科技股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果143个，建议您升级VIP下载更多相关专利

[实用新型]微细间距凸块结构-CN201220058807.7有效
发明人：施政宏;谢永伟;林淑真;林政帆;戴华安 -专利权人： 颀邦科技股份有限公司
申请日： 2012-02-22 - 公布日： 2013-01-02 - 主分类号： H01L23/488 文献下载
摘要：本实用新型是一种微细间距凸块结构，其包含一硅基板、多个凸块下金属层、多个铜凸块、多个凸块保护层及多个金层，该硅基板具有多个焊垫，该些凸块下金属层形成于该些焊垫上，各该凸块下金属层具有一凸块承载部及一延伸部，该些铜凸块形成于该些凸块下金属层上，且各该铜凸块具有一第一顶面及一第一环壁，该些凸块保护层形成于该些延伸部、各该铜凸块的该第一顶面及该第一环壁上，各该凸块保护层具有一凸块覆盖部及一金属层覆盖部，各该凸块覆盖部包覆各该铜凸块的该第一顶面及该第一环壁且该凸块覆盖部具有一第二顶面及一第二环壁，各该金属层覆盖部覆盖各该延伸部，该些金层形成于各该金属层覆盖部、各该凸块覆盖部的该第二顶面及该第二环壁上。
微细间距结构

[实用新型]半导体封装结构-CN201220004265.5有效
发明人：施政宏;林淑真;林政帆;谢永伟;姜伯勋 -专利权人： 颀邦科技股份有限公司
申请日： 2012-01-06 - 公布日： 2012-12-05 - 主分类号： H01L23/00 文献下载
摘要：本实用新型是有关于一种半导体封装结构，其包含一基板、一可导电的防游离胶体及一芯片，该基板的接点有一第一接合表面，且该第一接合表面有第一导电颗粒接触区及第一非导电颗粒接触区，该可导电的防游离胶体形成于所述接点，该可导电的防游离胶体混合有导电颗粒及保护材，该芯片覆晶结合该基板，该可导电的防游离胶体包覆该芯片的含铜凸块，各该含铜凸块有一第二接合表面及一环壁，该第二接合表面有第二导电颗粒接触区及第二非导电颗粒接触区，所述含铜凸块借由导电颗粒电性连接接点，所述导电颗粒电性连接第一导电颗粒接触区及第二导电颗粒接触区，所述保护材位于第一接合表面及第二接合表面之间，且所述保护材更包覆所述含铜凸块的所述环壁。
半导体封装结构

[发明专利]凸块工艺及其结构-CN201110146922.X有效
发明人：何荣华;郭志明;庄坤树 -专利权人： 颀邦科技股份有限公司
申请日： 2011-05-25 - 公布日： 2012-11-28 - 主分类号： H01L21/60 文献下载
摘要：本发明是有关于一种凸块工艺，其包含一基板；形成一含铜金属层；形成一光阻层；图案化该光阻层以形成多个开口；形成多个铜凸块在该些开口内，各该铜凸块具有一第一顶面；形成一包含有一镍层及一接合层的导接层，该导接层具有一第二顶面；移除该光阻层；形成一凸块下金属层，其中各该凸块下金属层具有一第一外周壁，各该铜凸块具有一第二外周壁，该导接层及该基板的第一保护层之间具有一容置空间，该容置空间环绕该第一外周壁及该第二外周壁，且该容置空间具有一第一容置部及一对第二容置部；形成一第二保护层；及移除部分该第二保护层，使位于该第一容置部的该第二保护层形成一第一保护环及使位于该第二容置部的该第二保护层形成一第二保护环。
工艺及其结构

[发明专利]具有立体电感的承载器制作方法及其结构-CN201110134743.4有效
发明人：郭志明;徐佑铭 -专利权人： 颀邦科技股份有限公司
申请日： 2011-05-16 - 公布日： 2012-11-21 - 主分类号： H05K1/16 文献下载
摘要：本发明是一种具有立体电感的承载器制作方法及其结构。该具立体电感的承载器制作方法包括：提供一基板；形成一第一光阻层；图案化第一光阻层；形成一第一金属层并使第一金属层具有多个具有第一高度的第一电感部；移除第一光阻层；形成一第一介电层；形成一第二光阻层；图案化第二光阻层；形成一第二金属层并使第二金属层具有一具有第二高度的第二电感部、多个具有第三高度的第三电感部及多个具有第四高度的第四电感部；移除第二光阻层；形成一第二介电层；形成一第三光阻层；图案化第三光阻层并使第三金属层具有一具有第五高度的第五电感部及多个具有第六高度的第六电感部，其中第二高度、第三高度及第四高度大于第一高度、第五高度及第六高度。
具有立体电感承载制作方法及其结构

[发明专利]凸块结构及工艺-CN201110130330.9有效
发明人：施政宏;郭士祯;陈文童 -专利权人： 颀邦科技股份有限公司
申请日： 2011-05-17 - 公布日： 2012-11-21 - 主分类号： H01L23/488 文献下载
摘要：本发明是有关于一种凸块结构，其在一载板上形成该凸块结构，包含有一第一高分子块体、一第二高分子块体、一第一沟槽、一凸块下金属层及一接合金属层，其中该第一高分子块体及该第二高分子块体为一独立的块体，该第一高分子块体具有一第一接合槽，该第二高分子块体具有一第二接合槽，该第一接合槽及该第二接合槽连通该第一沟槽，该凸块下金属层形成有相互连通的一第二沟槽、一第三接合槽及一第四接合槽，该接合金属层形成相互连通的一第三沟槽、一第五接合槽及一第六接合槽，其中该凸块下金属层覆盖各该第一高分子块体的一第一覆盖区与该第二高分子块体的一第二覆盖区并显露出各该第一高分子块体的一第一显露区与该第二高分子块体的一第二显露区。
结构工艺

[发明专利]凸块结构及制造工艺-CN201110134729.4有效
发明人：施政宏;郭士祯;陈文童 -专利权人： 颀邦科技股份有限公司
申请日： 2011-05-16 - 公布日： 2012-11-21 - 主分类号： H01L23/00 文献下载
摘要：本发明是有关于一种凸块结构及制造工艺，该凸块结构，其设置于一载板上，其包含有第一高分子块体、第二高分子块体、第一沟槽、凸块下金属层及接合金属层，其中该第一高分子块体及该第二高分子块体为独立的块体，该第一高分子块体具有第一接合槽，该第二高分子块体具有第二接合槽，该凸块下金属层覆盖该第一高分子块体及该第二高分子块体，该凸块下金属层形成有第二沟槽、第三接合槽及第四接合槽，该接合金属层覆盖该凸块下金属层，且该接合金属层形成有第三沟槽、第五接合槽及第六接合槽，其中该第二沟槽位于该第一沟槽与该第三沟槽之间，该第三接合槽位于该第一接合槽与该第五接合槽之间，该第四接合槽位于该第二接合槽与该第六接合槽之间。
结构制造工艺

[实用新型]半导体封装结构-CN201220096230.9有效
发明人：谢庆堂;郭志明;涂家荣;张世杰;何荣华;倪志贤 -专利权人： 颀邦科技股份有限公司
申请日： 2012-03-14 - 公布日： 2012-10-10 - 主分类号： H01L23/495 文献下载
摘要：本实用新型是有关于一种半导体封装结构，其包括一导线架、一芯片、一封胶体以及一抗导电膜，该导线架具有多个引脚，各该引脚具有一第一端部及一第二端部，该第一端部具有一第一上表面及一第一下表面，该第二端部具有一第二上表面及一第二下表面，该芯片设置于所述引脚上方，该芯片具有多个凸块，且所述凸块电性连接于该导线架，该封胶体包覆该芯片及所述引脚，且该封胶体显露出各该第一端部的该第一下表面及各该第二端部的该第二下表面，该封胶体具有一第一包覆部及一第二包覆部，该第二包覆部具有一底面，该抗导电膜覆盖各该引脚的该第一端部的该第一下表面及该第二包覆部的该底面。
半导体封装结构

[实用新型]凸块结构-CN201220003015.X有效
发明人：郭志明;邱奕钏;何荣华 -专利权人： 颀邦科技股份有限公司
申请日： 2012-01-05 - 公布日： 2012-08-15 - 主分类号： H01L23/498 文献下载
摘要：本实用新型是有关于一种凸块结构，包含一硅基板、多个凸块下金属层、多个铜凸块、多个凸块隔离层以及多个接合层，该硅基板具有一表面、多个设置于该表面的焊垫及一设置于该表面的保护层，该保护层具有多个开口，且所述开口显露所述焊垫，所述凸块下金属层形成于所述焊垫，所述铜凸块形成于所述凸块下金属层上，各该铜凸块具有一第一顶面及一第一环壁，所述凸块隔离层包覆各该铜凸块的该第一顶面及该第一环壁，且各该凸块隔离层具有一第二顶面，所述接合层形成于所述凸块隔离层的所述第二顶面。
结构

[发明专利]斜锥状凸块结构-CN201110009625.0有效
发明人：巫志弘;何荣华;郭志明;施政宏;邱奕钏 -专利权人： 颀邦科技股份有限公司
申请日： 2011-01-11 - 公布日： 2012-07-18 - 主分类号： H01L23/00 文献下载
摘要：本发明是有关于一种斜锥状凸块结构，其设置于一载体上，该载体具有多个焊垫及一保护层，该保护层具有多个开口，且上述开口显露出上述焊垫，该斜锥状凸块结构包含有一导电块及一斜锥状绝缘层，该导电块设置于该载体的该焊垫，该斜锥状绝缘层包覆于该导电块的侧面，该斜锥状绝缘层具有一邻近该载体的底部及一在该底部上方的顶部，该斜锥状绝缘层的外径由该底部向该顶部逐渐缩小，当该载体压合于一基板及一设置于该基板上的异方性导电胶时，该斜锥状凸块结构可快速嵌入该异方性导电胶中以增加该异方性导电胶流动效率并可避免造成相邻的凸块短路以提高封装工艺良率。
斜锥状凸块结构

[发明专利]在载板上导接件的侧面形成抗氧化金属层的制造工艺-CN201110009700.3有效
发明人：郭志明;邱奕钏;施政宏;何荣华 -专利权人： 颀邦科技股份有限公司
申请日： 2011-01-12 - 公布日： 2012-07-18 - 主分类号： H01L21/60 文献下载
摘要：一种在载板上导接件的侧面形成抗氧化金属层的制造工艺，其包含一载体，其具有多个焊垫及保护层；形成导接金属层在该载体上；形成第一光刻胶层在导接金属层上；图案化第一光刻胶层，使第一光刻胶层形成多个开口；在各开口中形成导接件，各导接件具有一顶面及一侧面；移除第一光刻胶层，以显露出各导接件的顶面及侧面；形成第二光刻胶层在该导接金属层上，第二光刻胶层覆盖各导接件；图案化第二光刻胶层，使第二光刻胶层形成多个开口，各开口显露出各导接件的顶面及侧面；在各开口形成抗氧化金属层，其包覆各导接件的顶面及侧面；移除第二光刻胶层，以显露抗氧化金属层及导接金属层；最后移除各导接件及抗氧化金属层下以外的导接金属层。
载板上导接件侧面形成氧化金属制造工艺

[实用新型]半导体结构及其封装构造-CN201120383686.9有效
发明人：施政宏;林淑真;谢永伟;叶润宇 -专利权人： 颀邦科技股份有限公司
申请日： 2011-10-08 - 公布日： 2012-05-30 - 主分类号： H01L23/498 文献下载
摘要：本实用新型是有关于一种半导体结构，其包含一载体、多个凸块下金属层、多个含铜凸块以及一有机阻障层，该载体具有一表面、一保护层及多个导接垫，该保护层具有多个开口且该些开口显露该些导接垫，该些凸块下金属层形成于该些导接垫，该些含铜凸块形成于该些凸块下金属层，各该含铜凸块具有一顶面及一环壁，该有机阻障层具有一凸块覆盖部，该凸块覆盖部覆盖各该含铜凸块的该顶面及该环壁。
半导体结构及其封装构造

[实用新型]电子元件承载盘清洗架-CN201120211260.5有效
发明人：谢文漪;杨德诚;陈焕坤 -专利权人： 颀邦科技股份有限公司
申请日： 2011-06-14 - 公布日： 2012-02-01 - 主分类号： B08B3/00 文献下载
摘要：本实用新型是有关于一种电子元件承载盘清洗架，其包含顶板、底板、多数个第一承载板组以及多数个第二承载板组，该第一承载板组及该第二承载板组设置于该顶板及该底板之间，该第一承载板组具有第一支撑板、多个第一凸块及多个第二凸块，所述第一凸块设置于第一设置区，所述第二凸块设置于第二设置区，相邻的第一凸块间具有第一插槽，相邻的第二凸块间具有第二插槽，各该第一插槽对应各该第二插槽，该第二承载板组具有第二支撑板、多个第三凸块及多个第四凸块，相邻的第三凸块间具有第三插槽，相邻的第四凸块间具有第四插槽，各该第三插槽对应各该第四插槽，且各该第三凸块对应各该第一凸块，各该第四凸块对应各该第二凸块。
电子元件承载清洗

[实用新型]薄型半导体封装结构-CN201120182466.X有效
发明人：郭厚昌;谢庆堂 -专利权人： 颀邦科技股份有限公司
申请日： 2011-05-27 - 公布日： 2011-12-14 - 主分类号： H01L23/31 文献下载
摘要：本实用新型是有关于一种薄型半导体封装结构，其包含一载板、一承载胶体、一芯片以及一封胶体，该载板具有一第一载板表面、一第二载板表面及一容置槽，该容置槽具有一形成于该第二载板表面的显露开口，该承载胶体形成于该容置槽且该显露开口显露该承载胶体，该承载胶体具有一承载部、一包覆部及一凹槽，该芯片设置于该承载胶体的该凹槽，该芯片电性连接该载板，该芯片具有一主动面、一背面及一环壁，该第二载板表面与该背面不共平面且该背面位于该承载部上，该承载胶体的该包覆部包覆该环壁，该封胶体形成于该载板的该第一载板表面、该容置槽及该芯片的该主动面并覆盖该承载胶体。
半导体封装结构

[实用新型]晶圆测试机构及其探针结合座-CN201120160328.1有效
发明人：孙逸国;杨志明;周博生;李世川;谢柏阳 -专利权人： 颀邦科技股份有限公司
申请日： 2011-05-16 - 公布日： 2011-12-14 - 主分类号： G01R31/26 文献下载
摘要：本实用新型是有关于一种晶圆测试机构，其包含一载台、多个基座、多个探针结合座以及多个探针，上述基座设置于该载台的上表面，上述探针结合座包含：一第一结合块、一调整板、一第二结合块、一可导电的探针结合块及一轴杆，该第一结合块具有一第一表面及一第二表面，上述基座结合于该第一表面，该调整板具有一外表面及一内表面，该调整板设置于该第二表面，该第二结合块设置于该外表面，该第二结合块具有一第一结合部、一悬臂及一第一结合孔，该可导电探针结合块具有一第二结合部、一探针夹设部及一第二结合孔，该第二结合部可活动地枢接于该悬臂，该探针夹设部具有一夹针槽，该轴杆穿设于该第一结合孔及该第二结合孔，该探针设置于该夹针槽。
测试机构及其探针结合

[实用新型]承载板-CN201120162776.5有效
发明人：刘秀宝 -专利权人： 颀邦科技股份有限公司
申请日： 2011-05-18 - 公布日： 2011-12-07 - 主分类号： H01L21/673 文献下载
摘要：本实用新型是关于一种承载板，其是具有一承载本体，该承载本体是具有一上表面及一下表面，该上表面是具有至少一晶片设置区及至少一空白区，该晶片设置区是具有多个第一晶片放置槽及多个第二晶片放置槽，该空白区是设置有一第一标记及多个第二标记，该第一标记是对应一第一晶片放置槽，各该第二标记是分别对应一第二晶片放置槽，该第一标记与该第二标记是具有一第一间距，各该第二标记之间是具有一第二间距，该第一间距是对应至少一第一晶片放置槽，该第二间距是对应至少一第二晶片放置槽，且该第一间距所对应的第一晶片放置槽的数量是等同该第二间距所对应的第二晶片放置槽的数量。本实用新型提供的技术方案能够有效避免发生计数错误的问题。
承载