“藤岛达也”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]半导体存储装置及其制造方法-CN202110901274.8在审
发明人：梶野智规;岩崎太一;藤岛达也;宍戸将之;城戸望 -专利权人：铠侠股份有限公司
申请日： 2021-08-06 - 公布日： 2022-09-27 - 主分类号： H01L27/1157 文献下载
摘要：实施方式涉及一种半导体存储装置及其制造方法。实施方式的半导体存储装置包含衬底(20)、源极线(SL)、多个字线(WL)、柱(MP)、及第1部件。多个字线(WL)在源极线(SL)的上方，在与衬底(20)的表面交叉的第1方向上相互分离地设置。柱(MP)在第1方向上延伸地设置。柱(MP)的底部抵达源极线(SL)。第1部件贯通源极线(SL)而设置。第1部件具有距衬底(20)较远的第1部分(UP)及距衬底(20)较近的第2部分(LP)。第1部件包含第1接点(CX)及第1绝缘膜(SP)。第1接点(CX)与衬底(20)电连接。第1绝缘膜(SP)与第1接点(CX)的侧面部分连续地设置。第1部件在第1部分(UP)与第2部分(LP)的交界部分具有阶差。
半导体存储装置及其制造方法

[发明专利]半导体存储器装置-CN201910142952.X在审
发明人：松下大介;嘉义唯;藤岛达也;宍户将之;城户望;梶野智规;久下宣仁 -专利权人：东芝存储器株式会社
申请日： 2019-02-26 - 公布日： 2020-03-06 - 主分类号： H01L27/11582 文献下载
摘要：根据一个实施例，一种半导体存储器装置包含：堆叠主体，其中多个绝缘层和多个导电层交替地堆叠在衬底上方；导柱，其穿过所述堆叠主体，同时沿所述堆叠主体的堆叠方向延伸；以及半导体层、第一绝缘层、电荷累积层和第二绝缘层，其从所述导柱依次堆叠在所述导柱的侧表面上，其中所述半导体层具有在较接近所述导柱的侧上较大且在较接近所述第一绝缘层的侧上较小的平均晶粒大小。
半导体存储器装置

[发明专利]半导体装置的制造方法-CN200610004866.5无效
发明人： 藤岛达也;福田干夫;塚田雄二;绪方敬士;饭田伊豆雄 -专利权人：三洋电机株式会社
申请日： 2006-01-10 - 公布日： 2006-08-30 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体装置的制造方法，在同一半导体衬底上具有电容和MOS晶体管的半导体装置中，防止电容的绝缘破坏。在P型半导体衬底(1)的整个面上形成作为高耐压MOS晶体管的栅极绝缘膜的SiO₂膜(11)。在覆盖高耐压MOS晶体管形成区域R1及与电容形成区域R4邻接的槽绝缘膜(7a、7b)边缘的SiO₂膜(11a)的一部分上选择地形成光致抗蚀层(12)，并以该光致抗蚀层(12)为掩模，蚀刻除去SiO₂膜(11)。在进行该蚀刻时，由于以光致抗蚀层(12)为掩模，故与电容邻接的槽绝缘膜(7a、7b)的边缘不会过度损伤。将该蚀刻时残留的SiO₂膜(11a)和之后形成的SiO₂膜作为电容绝缘膜。
半导体装置制造方法

[发明专利]半导体装置的制造方法-CN200510120324.X无效
发明人：福田干夫;藤岛达也 -专利权人：三洋电机株式会社
申请日： 2005-11-08 - 公布日： 2006-05-17 - 主分类号： H01L21/336 文献下载
摘要：一种含有非易失性半导体存储装置的半导体装置的制造方法，提高其可靠性及成品率。在半导体衬底(1)上经由栅极绝缘膜(2)形成第一多晶硅膜(3)。进而形成具有第一开口部(101)的第二氮化硅膜(8)，以其为掩模，蚀刻第一多晶硅膜(3)。其次，在第一开口部形成具有第二开口部(103)的衬垫膜(9A)。然后，在氨气环境中进行第一退火处理，形成第一防氧化层(9N)。进而形成源极区域(11)、源线(12)、源线盖膜(13)、浮动栅(3A)、隧道绝缘膜(14A)、控制栅(15A)、及漏极区域(17)等。
半导体装置制造方法

[发明专利]研磨盘的修整方法及制造装置-CN200410078701.3无效
发明人： 藤岛达也;鲛岛克己 -专利权人：三洋电机株式会社;罗姆股份有限公司
申请日： 2004-09-17 - 公布日： 2005-04-20 - 主分类号： B24B53/02 文献下载
摘要：一种研磨盘的修整方法及制造装置，本发明提供由非破坏性的盘评价方法定量检测最优的修整终点的方法。以规定时间修整研磨盘11(步骤50)，然后，利用由激光聚焦变位仪构成的光学测定装置20测定研磨盘11的表面粗糙度(凹凸)(步骤51)。然后，得到修整时间和研磨盘11的表面粗糙度的特性曲线(步骤52)。其次，求出所述修整时间和表面粗糙度的特性曲线的倾斜度(步骤53)，在该倾斜度达到预先设定的规定倾斜度时，结束修整。另一方面，在所述修整时间和表面粗糙度的特性曲线的倾斜度未达到规定的倾斜度时，从步骤50开始反复实行步骤53(步骤54)。
研磨修整方法制造装置

[发明专利]制造半导体器件的方法-CN02140933.1无效
发明人：市桥由成;池田典弘;后藤隆;臼井良辅;藤岛达也 -专利权人：三洋电机株式会社
申请日： 2002-07-10 - 公布日： 2003-02-12 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种制造半导体器件的方法，即使在高度集成地设计该半导体器件时也能以高电可靠性形成连接孔。该半导体器件包括下层布线和形成在下层布线上并具有于下层布线连接的连接孔的层间绝缘膜。该方法包括通过刻蚀层间绝缘膜形成连接孔。连接孔使通过以下步骤形成的在第一刻蚀条件下通过至少在下层布线附近的物理反应，刻蚀部分下层布线，并在保证相对于下层布线的选择率的第二刻蚀条件下，刻蚀部分层间绝缘膜。
制造半导体器件方法