“蔡·伊安·吉尔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]保护装置以及相关制作方法-CN201310553012.2有效
发明人： 蔡·伊安·吉尔;洪章洙;詹柔英;威廉·G·柯登 -专利权人：飞思卡尔半导体公司
申请日： 2013-11-08 - 公布日： 2018-02-06 - 主分类号： H01L27/02 文献下载
摘要：提供了保护装置结构和相关的制作方法。示例保护装置包括第一双极结型晶体管、第二双极结型晶体管、第一齐纳二极管、第二齐纳二极管。所述第一双极结型晶体管的集电极电耦合。所述第一齐纳二极管的阴极耦合于所述第一双极结型晶体管的集电极以及所述第一齐纳二极管的阳极耦合于所述第一双极结型晶体管的基极。所述第二齐纳二极管的阴极耦合于所述第二双极结型晶体管的集电极以及所述第二齐纳二极管的阳极耦合于所述第二双极结型晶体管的基极。在示例实施例中，所述第一双极结型晶体管的基极和发射极在第一接口处耦合以及所述第二双极结型晶体管的基极和发射极在第二接口处耦合。
保护装置以及相关制作方法

[发明专利]窄设计窗为目标的面积有效高电压基于双极的ESD保护-CN201110349969.6有效
发明人：阿莫里·根德龙;蔡·伊安·吉尔;瓦迪姆·A·库什纳;詹柔英 -专利权人：飞思卡尔半导体公司
申请日： 2011-11-08 - 公布日： 2012-05-23 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种集成电路装置以及制造半导体装置的方法。提供了一种面积有效的高电压单极性ESD保护装置(300)，包括p型衬底(303)；第一p-阱(308-1)，在衬底中形成并且尺寸被确定为包含连接到阴极端子的n+接触区域和p+接触区域(310、312)；第二独立p-阱(308-2)，在衬底中形成并且尺寸被确定为仅包含连接到阳极端子的p+接触区域(311)；以及电浮置n型隔离结构(304、306、307-2)，在衬底中形成以围绕并且分离第一半导体区域和第二半导体区域。当向阴极端子和阳极端子施加超过触发电压水平的正电压时，ESD保护装置使固有闸流晶体管触发为骤回模式，以提供通过所述结构的低阻抗路径用于对ESD电流进行放电。
设计目标面积有效电压基于 esd 保护

[发明专利]掩埋式非对称结ESD保护装置-CN200980129054.5有效
发明人： 蔡·伊安·吉尔;洪章洙;詹姆斯·D·惠特菲尔德;詹柔英 -专利权人：飞思卡尔半导体公司
申请日： 2009-05-11 - 公布日： 2011-06-22 - 主分类号： H01L27/04 文献下载
摘要：一种改进的横向双极静电放电(ESD)保护装置(40)，包括：半导体(SC)衬底(42)，覆盖外延SC层(44)，在SC层中横向间隔开第一距离(52)的发射极-集电极区域(48，50)，与发射极区域(48)相邻、朝向集电极区域(50)横向延伸并与集电极区域(50)相隔基极-集电极间距(56)的基极区域(54)，其中选择基极-集电极间距(56)以设置所期望的触发电压Vt1。通过提供在发射极区域(48)之下、欧姆地耦合到发射极区域(48)的掩埋层区域(49)，但在集电极区域(50)下方没有提供可比较的掩埋层区域(51)，获得一种非对称的结构，其DC触发电压(Vt1DC)和瞬时触发电压(Vt1TR)紧密匹配，使得|Vt1TR-Vt1DC|～0。该紧密匹配增加了设计裕量并提供了更高性能的ESD装置(40)，其对工艺变化不敏感，从而提高了制造产量并降低了成本。
掩埋对称 esd 保护装置

[发明专利]多电压静电放电保护-CN200980115772.7有效
发明人：詹姆斯·D·惠特菲尔德;蔡·伊安·吉尔;阿比亚特·戈亚尔;詹柔英 -专利权人：飞思卡尔半导体公司
申请日： 2009-02-20 - 公布日： 2011-04-13 - 主分类号： H01L27/04 文献下载
摘要：本发明涉及一种静电放电(ESD)箝位器(41，51，61，71，81，91)，其跨接在被保护的半导体SC设备或IC(24)的输入-输出(I/O)端子(22)和公共(GND)(23)端子之间，包括具有源极-漏极(26，27)的ESD晶体管(ESDT)(25)，其连接在GND(23)和I/O(22)之间，连接在栅极(28)和源极(26)之间的第一电阻(30)，以及连接在ESDT体(29)和源极(26)之间的第二电阻(32)。与电阻(30，32)并联的是控制晶体管(35，35’)，其栅极(38，38’)连接到一个或多个偏压电源Vb，Vb’。设备或IC(24)的主电源干线(Vdd)为用于Vb，Vb’的便利电压源。当在运输、操作、设备组装等期间Vdd关断时，ESD触发电压Vt1为低，从而在高ESD危险的情况下提供最大的ESD保护。当Vdd被激活，Vt1升高到一个足够大的值以能够避免干扰正常电路操作同时仍然执行ESD事件保护。在正常操作期间通过ESDT(25)的寄生漏电大幅减小。
电压静电放电保护