|
|
钻瓜专利网为您找到相关结果 7个，建议您 升级VIP下载更多相关专利
- [发明专利]信号处理装置-CN99801543.1无效
-
上田泰志;渡部隆弘
-
松下电器产业株式会社
-
1999-09-17
-
2004-04-21
-
G06F11/34
- 一种在LSI内部具有存储器及存取该存储器的多个块的信号处理装置，设置有可使发生故障时易于分析原因的跟踪控制块(170)，由微型计算机(110)的设定，将从上述存储器存取块送出的存取履历，写到存储器的特定区域，并在调停块(150)内设置虚拟调停块(180)，以便在执行存取履历跟踪中，接受其他存储器存取块的要求使用存储器信号，而返回存储器使用承认信号，不必实际存取内设存储装置(160)。发生故障时，可从外部读出内设存储器(160)内的特定跟踪领域，因而可易于分析故障。
- 信号处理装置
- [发明专利]信号处理设备-CN99801494.X无效
-
上田泰志;渡部隆弘
-
松下电器产业株式会社
-
1999-10-19
-
2000-11-29
-
G06F11/34
- 本发明涉及一种信号处理设备,包括在LSI中的多个存储器和用来存取这些存储器的多个存储器存取块,在故障的情况下能容易地分析原因。包括;第一仲裁块150,用来仲裁第三存储器存取块130至第一内装存储器160的存取权;第二仲裁块180,用来仲裁以便把第三存储器存取块130的存储器存取历史,存储在第二内装存储器190中,第二内装存储器190与执行第三存储器存取块130的存取的第一内装存储器160不同及跟踪控制块170。
- 信号处理设备
- [发明专利]数据错误纠正装置-CN00102246.6无效
-
野口展明;渡部隆弘
-
松下电器产业株式会社
-
2000-02-18
-
2000-08-23
-
G01F11/08
- 在用多个错误纠正码的装置中,通过有效使用纠正能力大的编码的并发位计算电路,增大纠正能力小的编码的并发位计算并行处理编码字数,实现纠错高速化。由伽罗瓦域的加法器、触发电路和伽罗瓦域的元的第1常数乘法器,构成16个并发位计算电路,计算8重错误纠正里德索洛蒙(RS)码的1编码字的并发位。部分并发位计算电路上附有伽罗瓦域的元的第2常数乘法器,及选择第1和第2常数乘法器的选择电路,构成能8并行处理1重错误纠正RS码的并发位计算电路。
- 数据错误纠正装置
|
