“汤雅权”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果12个，建议您升级VIP下载更多相关专利

[发明专利]静态时序分析方法及其系统-CN202211733246.0有效
发明人： 汤雅权 -专利权人：芯耀辉科技有限公司
申请日： 2022-12-30 - 公布日： 2023-10-20 - 主分类号： G06F30/3315 文献下载
摘要：本申请提供了一种静态时序分析方法及其系统，静态时序分析方法包括：获取网表文件；对网表文件特征化，生成多个第一接口文件；将至少一个第一接口文件标记为兴趣接口文件；根据网表文件对兴趣接口文件重新特征化，生成至少一个第二接口文件；合并第一接口文件和第二接口文件，生成时序接口库；对时序接口库进行时序分析，生成分析结果。经过网表文件的初次特征化，其产生的第一接口文件将整个集成电路的电路规模进行了相当比例的简化，再复用第一接口文件，对兴趣接口文件重新特征化，可以快速生成较高精确度的第二接口文件，通过合并特征化和重新特征化的第一接口文件和第二接口文件，实现了大幅提升静态时序分析流程的流畅度和精确度。
静态时序分析方法及其系统

[发明专利]静态时序分析方法及其系统、计算机可读取介质-CN202211738355.1有效
发明人： 汤雅权 -专利权人：芯耀辉科技有限公司
申请日： 2022-12-30 - 公布日： 2023-09-05 - 主分类号： G06F30/3315 文献下载
摘要：本申请提供了一种静态时序分析方法及其系统、计算机可读取介质，静态时序分析方法包括：获取网表文件；拆分网表文件，得到第一子网表和第二子网表，其中，第一子网表和第二子网表互补；对第一子网表特征化，生成第一接口文件；根据所述第二子网表对所述第一子网表进行标记；对所述第一子网表重新特征化，以生成时序接口库；对时序接口库进行时序分析，生成分析结果。通过拆分出互补的第一子网表和第二子网表，并特征化得到第一接口文件，降低了一次性特征化较大规模的网表文件的难度，加快了网表文件的特征化进程，同时，根据第二子网表对第一子网表进行标记，提高了最终生成的时序接口库的精确度。
静态时序分析方法及其系统计算机读取介质

[发明专利]静态时序分析方法及其系统、计算机可读取介质-CN202211733196.6有效
发明人： 汤雅权 -专利权人：芯耀辉科技有限公司
申请日： 2022-12-30 - 公布日： 2023-09-05 - 主分类号： G06F30/3315 文献下载
摘要：本申请提供了一种静态时序分析方法及其系统、计算机可读取介质，所述静态时序分析方法包括：获取网表文件；根据多个分组条件对所述网表文件特征化，以同时生成多个对应的第一接口文件；合并多个所述第一接口文件，生成时序接口库；对所述时序接口库进行时序分析，生成分析结果。根据所述分组条件同时生成多个对应的所述第一接口文件，即在对所述网表文件特征化时，快速并行的生成多个所述第一接口文件，再将多个所述第一接口文件合并，生成完整的所述时序接口库，从而减少生成所述时序接口库的时间，大幅提升静态时序分析的流畅度。
静态时序分析方法及其系统计算机读取介质

[发明专利]用于生成静态时序分析时序库的方法、设备及介质-CN202310553016.4有效
发明人： 汤雅权 -专利权人：芯耀辉科技有限公司
申请日： 2023-05-17 - 公布日： 2023-08-18 - 主分类号： G06F30/3315 文献下载
摘要：本申请提供用于生成静态时序分析时序库的方法、设备及介质。方法包括：获取第一时序库，包括对集成电路设计按照第一工艺/电压/温度设定进行时序分析得到的第一时序分析结果，第一时序分析结果包括在与该第一时序分析结果对应的工艺/电压/温度设定下对所述设计进行时序分析得到的第一时序弧；针对第一时序弧，识别该第一时序弧的时序弧类型以及通过比较静态时序分析签字要求和该第一时序弧的时序弧类型从而识别需要添加最小端到端延时的第二时序弧；按照第二工艺/电压/温度设定，对第二时序弧所在的第一时序分析结果进行处理从而添加对应的最小端到端延时，得到第二时序分析结果后合并得到第二时序库。如此提高效率节省资源。
用于生成静态时序分析方法设备介质

[发明专利]用于芯片设计的检查方法、设备及介质-CN202310468080.2有效
发明人： 汤雅权 -专利权人：芯耀辉科技有限公司
申请日： 2023-04-27 - 公布日： 2023-08-08 - 主分类号： G06F30/3315 文献下载
摘要：本申请提供一种用于芯片设计的检查方法、设备及介质。方法包括：识别待测设计中的组合逻辑元件和时序逻辑元件；基于组合逻辑元件预定义第一验证规则以及基于时序逻辑元件预定义第二验证规则，第一验证规则包括组合逻辑元件的潜在短路电流路径的发生条件，第二验证规则包括时序逻辑元件的潜在短路电流路径的发生条件；按照输入数据的时序路径进行第一静态时序分析并且在其过程中基于第一验证规则和第二验证规则获得第一检查结果，以及按照时钟和复位信号的时序路径进行第二静态时序分析并且在其过程中基于第一验证规则和第二验证规则获得第二检查结果；和基于第一和第二检查结果确定待测设计的潜在短路电流路径。如此具有高覆盖率。
用于芯片设计检查方法设备介质

[发明专利]一种制程设计套件器件库及设计迁移方法-CN202310470937.4有效
发明人： 汤雅权 -专利权人：芯耀辉科技有限公司
申请日： 2023-04-27 - 公布日： 2023-07-18 - 主分类号： G06F30/30 文献下载
摘要：本申请提供一种制程设计套件器件库及设计迁移方法。制程设计套件器件库包括：第一器件库，包括多个第一器件，基于通用工艺制程和通用工艺层预先确定；第二器件库，包括至少一个第二器件，第二器件库的结构和第二器件可配置为对应指定工艺制程并且可映射到指定工艺层。针对待开发工艺制程，通过第一器件库提供待开发工艺制程的至少一部分以及通过第二器件库提供待开发工艺制程的剩余部分，待开发工艺制程的所述至少一部分通过比较待开发工艺制程和通用工艺制程确定。如此有助于大幅减少开发和验证周期。
一种设计套件器件迁移方法

[发明专利]一种IO接口特征库的生成方法及系统-CN201611135580.0有效
发明人： 汤雅权 -专利权人：厦门紫光展锐科技有限公司
申请日： 2016-12-09 - 公布日： 2021-11-26 - 主分类号： G06F30/32 文献下载
摘要：一种IO接口特征库的生成方法及系统，所述生成方法包括：接收输入的接口类型信息及工艺角信息；其中：所述接口类型信息为用户根据IO接口的功能及IO接口特征库的结构特点所得到；根据所述接口类型信息及工艺角信息，生成得到脚本信息；输出所述脚本信息至特征化工具，以使得所述特征化工具根据所述脚本信息生成与所述工艺角所对应的IO接口特征库采用上述方案可以降低生成IO接口特征库的复杂度、耗时及出错率。
一种 io 接口特征生成方法系统

[发明专利]集成电路的电学相关的设计规则检查方法及装置-CN201910081729.9在审
发明人： 汤雅权 -专利权人：展讯通信（上海）有限公司
申请日： 2019-01-28 - 公布日： 2020-06-16 - 主分类号： G06F30/398 文献下载
摘要：本公开涉及一种集成电路的电学相关的设计规则检查方法及装置，所述方法包括：获取所述集成电路的寄生参数网表；接收所述集成电路的电路仿真结果和电学相关的设计规则检查DRC规则；根据所述寄生参数网表、所述电路仿真结果和所述电学相关的DRC规则，对所述集成电路进行电学相关的DRC检查，由此能够自动进行动态的电学相关的DRC检查，并且能够精确定位出集成电路中电学相关的DRC检查出现错误的物理位置，从而能够大幅提升电学相关的DRC检查的速度和准确度、降低电学相关的DRC检查的假错、避免集成电路的过设计。
集成电路电学相关设计规则检查方法装置

[发明专利]一种集成电路接口的时序生成方法及装置-CN201611135591.9在审
发明人： 汤雅权 -专利权人：厦门紫光展锐科技有限公司
申请日： 2016-12-09 - 公布日： 2018-06-29 - 主分类号： G06F17/50 文献下载
摘要：一种集成电路接口的时序生成方法及装置，所述生成方法包括：获取输入至所述集成电路的时序弧需求及工艺角的信息；其中：所述时序弧需求与对所述集成电路的功能使用需求有关；仿真所述集成电路的每一工艺角在所述时序弧需求所对应的时序弧下的运行，获得所述集成电路相应接口的输出信号；根据所述集成电路各接口的输出信号，确定所述集成电路各接口的时序；生成包括所述集成电路接口的时序信息的库文件并输出。采用上述方案可以降低集成电路接口的时序生成的耗时、复杂度及出错的概率。
时序集成电路集成电路接口时序生成输出信号工艺角功能使用时序信息复杂度库文件出错耗时输出概率

[发明专利]集成微传感器的制备方法-CN200610170724.6无效
发明人：于晓梅;汤雅权;张海涛;王颖;王玮 -专利权人：北京大学
申请日： 2006-12-26 - 公布日： 2008-07-02 - 主分类号： H01L21/84 文献下载
摘要：本发明提供了一种基于SOI技术的集成微传感器的制备方法，属于微机电系统和集成电路技术领域。该方法基于Post－CMOS或Intermediate－CMOS工艺，利用SOI CMOS工艺和SOI微机械加工技术，在SOI硅片上实现微传感器阵列与信号调理等电路的单片集成。本发明工艺简单、加工成本低、体积小、可靠性高，该集成传感器在医学、环境、食品、军事等领域具有广泛的应用前景。
集成传感器制备方法

[发明专利]一种制备平面电容谐振器的方法-CN200710121861.5无效
发明人：于晓梅;刘毅;汤雅权;马盛林;易玉良;王兆江 -专利权人：北京大学
申请日： 2007-09-17 - 公布日： 2008-03-26 - 主分类号： H03H3/02 文献下载
摘要：本发明公开了一种制备平面电容谐振器的方法，包括如下步骤：1)在硅片上LPCVD一层氮化硅层，第一次光刻并RIE刻蚀氮化硅层；2)第二次光刻，并以该光刻胶作为掩膜，在感应耦合等离子体系统中各向异性干法刻蚀硅，形成深槽；3)对刻蚀后的硅片氧化，然后湿法腐蚀掉氧化层，以平坦化刻蚀后的硅结构侧壁；4)LPCVD并刻蚀SiO₂，在深槽侧壁形成自对准氧化层；5)LPCVD多晶硅，光刻并刻蚀多晶硅，形成多晶硅传感电极和驱动电极；6)先各向异性再各向同性ICP刻蚀硅，悬空谐振体结构；7)HF腐蚀SiO₂直到谐振体释放，得到所述平面电容谐振器。
一种制备平面电容谐振器方法

[发明专利]一种平面电容谐振器及其制备方法-CN200710121563.6无效
发明人：于晓梅;汤雅权;刘毅;马盛林;易玉良;王兆江 -专利权人：北京大学
申请日： 2007-09-10 - 公布日： 2008-02-20 - 主分类号： H03H9/24 文献下载
摘要：本发明公开了一种平面电容谐振器及其制备方法。本发明所提供的平面电容谐振器，包括谐振体、传感电极、驱动电极以及支撑它们的衬底，谐振体是悬空的结构，通过锚点固支在衬底上；传感电极和驱动电极均由极板和焊盘组成，传感电极和驱动电极的极板分别设置在谐振体的两侧，与谐振体之间保持有一定的间隙，两两之间的间隙作为中间介质形成电容结构；传感电极和驱动电极的焊盘固定在绝缘介质层上，焊盘上均设置有金属电极；绝缘介质层固定在衬底上。本发明平面电容谐振器的电容极板间隙在亚100nm，具有极高的动态特性，其谐振频率可超过百MHz，而Q因子可达到10⁵。
一种平面电容谐振器及其制备方法

1
共 12 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top