“格罗方德半导体公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果510个，建议您升级VIP下载更多相关专利

[发明专利]使用蚀刻察觉印刷回避增进安全次解析辅助特征印刷的制程-CN201410389674.5有效
发明人： A·哈穆德 -专利权人： 格罗方德半导体公司
申请日： 2014-08-08 - 公布日： 2019-09-17 - 主分类号： G03F1/36 文献下载
摘要：本发明提供一种使用蚀刻察觉印刷回避增进安全次解析辅助特征印刷的制程。具体实施例包括对具有待形成于衬底上的多个特征和多个次解析辅助特征(SARF)两者的掩模进行掩模至阻剂模拟；侦测将透印至阻剂的多个次解析辅助特征；检查所侦测的次解析辅助特征的尺寸以判断一个或多个次解析辅助特征是否将渗透蚀刻至衬底；修改一个或多个次解析辅助特征；以及在一个或多个次解析辅助特征已修改后形成掩模。
使用蚀刻察觉印刷回避增进安全解析辅助特征

[发明专利]利用保留操作晶圆区段进行装置层移送-CN201611235733.9有效
发明人：安东尼·K·史塔佩尔;马克塔·G·法罗;约翰·A·福特席梦斯;玛克·D·贾菲;兰迪·L·沃夫 -专利权人： 格罗方德半导体公司
申请日： 2016-12-28 - 公布日： 2019-09-17 - 主分类号： H01L21/56 文献下载
摘要：本发明涉及利用保留操作晶圆区段进行装置层移送，其提供集合体，包括硅绝缘体(SOI)衬底的装置层、及取代该SOI衬底的操作晶圆的取代衬底，还提供用于将该SOI衬底的装置层从操作晶圆移送至取代衬底的方法。在操作晶圆的第一区段中形成装置结构，并且移除与操作晶圆的第一区段毗连的操作晶圆的第二区段，以曝露硅绝缘体衬底的埋置型介电层的表面。使永久衬底附接至埋置型介电层的表面。当永久衬底附接至埋置型介电层的表面时，永久衬底中界定的凹穴内侧接收操作晶圆的区段。
利用保留区段进行装置移送

[发明专利]嵌入式金属-绝缘体-金属电容器-CN201510626634.2有效
发明人： R·赛德尔;T·休伊辛加 -专利权人： 格罗方德半导体公司
申请日： 2015-09-28 - 公布日： 2019-09-13 - 主分类号： H01L23/522 文献下载
摘要：本发明提供一种制造包括电容器结构的半导体装置的方法，包括步骤：在半导体衬底上方形成包括第一介电层以及充当该电容器结构的下电极的第一导电层的第一金属化层，在该第一金属化层上形成充当该电容器结构的电容器绝缘体的阻挡层，在该阻挡层上形成金属层，以及蚀刻该金属层以形成该电容器结构的上电极。
嵌入式金属绝缘体电容器

[发明专利]金属区段作为接着垫及IC装置中的区域互连件-CN201510778463.5有效
发明人： Y·禹;M·李;R·R-H·金;J·桂 -专利权人： 格罗方德半导体公司
申请日： 2015-11-13 - 公布日： 2019-09-06 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及金属区段作为接着垫及IC装置中的区域互连件，其揭示用于利用额外金属层的金属区段作为用于通孔的接着垫及亦作为在IC装置中的接触件之间的区域互连件的方法以及所得装置。实施例包括形成连接至位于集成电路装置中的基板上的晶体管的源极/漏极接触件及栅极接触件，每一接触件具有具第一面积的上表面；在该等接触件的上表面于一平面上形成金属区段，每一金属区段与一或多个该等接触件接触并具有大于该第一面积的第二面积；及在一或多个该等金属区段与第一金属层的一或多个第一区段之间形成一或多个通孔。
金属区段作为接着 ic 装置中的区域互连

[发明专利]针对具有高电阻操作晶圆的绝缘体上硅衬底的装置结构-CN201610460390.X有效
发明人： R·卡米洛卡斯蒂洛;丁汉屹;N·B·菲尔欣费尔德;V·贾殷;A·K·斯坦珀 -专利权人： 格罗方德半导体公司
申请日： 2016-06-22 - 公布日： 2019-09-06 - 主分类号： H01L29/73 文献下载
摘要：本发明涉及针对具有高电阻操作晶圆的绝缘体上硅衬底的装置结构，其利用包括高电阻操作晶圆的绝缘体上硅衬底的装置结构以及形成装置结构的方法。在该高电阻操作晶圆中形成掺杂区。形成穿过该绝缘体上硅衬底的装置层及绝缘体埋层延伸至该高电阻操作晶圆的第一沟槽。该掺杂区包括相对该第一沟槽横向延伸的该掺杂区的横向延伸部分。在该第一沟槽内外延生长半导体层，以及利用该半导体层的至少部分形成装置结构。形成穿过该装置层及该绝缘体埋层延伸至该掺杂区的该横向延伸部分的第二沟槽，以及在该第二沟槽中形成导电插塞。该掺杂区及该插塞包括体接触。
针对具有电阻操作绝缘体衬底装置结构

[发明专利]电容器带体连接结构及制作方法-CN201510982849.8有效
发明人： V·S·巴斯克尔;K·程;B·R·奇普里安伊;R·迪瓦卡鲁尼;B·J·格林;A·克哈基菲奥兹;B·Y·金;W·L·尼科尔 -专利权人： 格罗方德半导体公司
申请日： 2015-12-24 - 公布日： 2019-09-06 - 主分类号： H01L29/92 文献下载
摘要：本发明涉及电容器带体连接结构及制作方法，揭示用于深沟槽电容器连接的结构及方法。此结构包括电容器导体的缩小直径顶端部分。这使得介于邻接深沟槽电容器之间的有效间隔增大。接着沉积硅化物或附加多晶硅以完成介于该深沟槽电容器与邻接晶体管之间的连接。
电容器连接结构制作方法

[发明专利]具有可依据多于一组的规则和/或配置分割、联合并管理的多个缓存的三维处理系统-CN201480053134.8有效
发明人： A·布尤克图休诺格路;P·G·艾玛;A·M·哈特斯坦;M·B·希利;K·K·凯拉斯 -专利权人： 格罗方德半导体公司
申请日： 2014-06-04 - 公布日： 2019-08-30 - 主分类号： G06F12/0811 文献下载
摘要：本发明提供具有多个联合芯片层的三维处理系统，其中，一个或多个芯片层包括共用多个芯片层上方的缓存阶层架构的处理器核心。该些缓存可依据各种规则及配置组进行分割、联合以及管理。
具有依据多于一组规则配置分割联合管理缓存三维处理系统

[发明专利]用于工艺感知维度目标的先进工艺控制-CN201710312573.1有效
发明人： P·亚申斯基;F·卡伦贝格;S·克兰普;R·席翁;R·泽尔特曼 -专利权人： 格罗方德半导体公司
申请日： 2017-05-05 - 公布日： 2019-08-20 - 主分类号： H01L21/66 文献下载
摘要：本发明涉及用于工艺感知维度目标的先进工艺控制，揭示数种用于特定工艺的先进工艺控制(APC)的方法。在晶圆上进行特定工艺(例如，光刻或蚀刻工艺)以建立由特征组成的图案。测量目标特征的参数并且将该参数的数值使用于APC。不过，APC的进行是基于调整参数值，而不是直接基于实际参数值。具体言之，应用一偏移量(其是先前基于所有特征的参数值分布的平均值而确定者)于实际参数值以获取一调整参数值，这更适于代表图案中的大多数特征。进行此APC方法可最小化每次在相同晶圆的另一区域上或在不同晶圆上使用该特定工艺产生相同图案时每一个图案的维度变异。
用于工艺感知维度目标先进控制

[发明专利]集成电路的漏电测试-CN201610140288.1有效
发明人： R·P·米卡洛 -专利权人： 格罗方德半导体公司
申请日： 2016-03-11 - 公布日： 2019-08-20 - 主分类号： G01R31/28 文献下载
摘要：本发明涉及一种集成电路的漏电测试，其提供的是一种用于测试集成电路的受测装置(DUT)的漏电流的测试配置，其包括电连接至该DUT的对数转换器及电连接至该对数转换器的伏特计。
集成电路漏电测试

[发明专利]用于制造FINFET半导体装置的鳍片切割制程-CN201710106850.3有效
发明人： G·J·戴德里安 -专利权人： 格罗方德半导体公司
申请日： 2017-02-27 - 公布日： 2019-08-16 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及用于制造FINFET半导体装置的鳍片切割制程，本文中所揭示的一种说明性方法包括形成由多个原始线型特征所构成的原始鳍片形成蚀刻掩膜，以及移除该多个原始线型特征其中至少一者的至少一部分，以便由此界定包含该多个原始线型特征的其余部分的修改后鳍片形成蚀刻掩膜。该方法亦包括在该修改后鳍片形成蚀刻掩膜的该多个原始线型特征的所述其余部分上形成保形材料层，以及进行至少一个蚀刻程序以移除至少部分该保形材料层，并且界定多个鳍片形成沟槽，以便由此在衬底中初始界定多个鳍片。
用于制造 finfet 半导体装置切割

[发明专利]具有底端连接的感测引脚的互连的电迁移测试-CN201610118349.4有效
发明人： F·陈;C·J·克里斯蒂安森;D·M·马西;P·佩里阿萨米;M·A·希诺斯基 -专利权人： 格罗方德半导体公司
申请日： 2016-03-02 - 公布日： 2019-07-26 - 主分类号： G01R31/28 文献下载
摘要：本发明涉及一种具有底端连接的感测引脚的互连的电迁移测试，其揭示一种用于电迁移测试的系统。该系统包括传导构件、位在该传导构件的顶端表面的一部分上方的由绝缘材料构成的覆盖层、传导性连接至该传导构件的第一端的阴极；传导性连接至该传导构件的第二端的阳极、以及传导性连接至该阴极与该阳极的电流源。多个感测引脚沿着介于该传导构件的第一端与第二端之间的传导构件的长度布置。所述感测引脚传导性连接至该传导构件的底端表面。至少一个测量装置传导性连接至该多个感测引脚的至少一个感测引脚。该至少一个测量装置测定该传导构件的至少一个部分的电阻。
具有底端连接引脚互连类似物迁移测试

[发明专利]集成电路结构及其电性连接方法-CN201610497093.2有效
发明人： B·A·安德松;E·J·诺瓦克 -专利权人： 格罗方德半导体公司
申请日： 2016-06-29 - 公布日： 2019-07-05 - 主分类号： H01L27/11 文献下载
摘要：本发明涉及集成电路结构及其电性连接方法，其实施例提供集成电路(integrated circuit；IC)结构以及电性连接多个IC结构的方法。依据本发明的实施例的一种IC结构可包括：第一导电区；与该第一导电区横向隔开的第二导电区；形成于该第一导电区上方并与其接触的第一垂直取向半导体鳍片；形成于该第二导电区上方并与其接触的第二垂直取向半导体鳍片；以及与各该第一垂直取向半导体鳍片及该第二导电区接触的第一栅极，其中，该第一栅极包括：与该第一垂直取向半导体鳍片接触的基本水平的部分，以及与该第二导电区接触的基本垂直的部分。
集成电路结构及其连接方法

[发明专利]掩膜结构及其制法-CN201510039421.X有效
发明人： S·K·帕蒂尔;S·辛格;U·欧克罗安雅安乌;O·R·伍德;P·J·S·曼格特 -专利权人： 格罗方德半导体公司
申请日： 2015-01-27 - 公布日： 2019-06-25 - 主分类号： G03F1/24 文献下载
摘要：本发明涉及掩膜结构及其制法，提供一种光刻掩膜结构，包括：衬底；位于该衬底上方的至少一个反射层；以及位于该至少一个反射层上方的吸收膜堆叠，该吸收膜堆叠包括由第一材料构成的多个第一膜层以及由第二材料构成的至少一个第二膜层。该第二材料不同于该第一材料，且该一个或多个第二膜层与该多个第一膜层交错。在一个实施例中，该吸收膜堆叠的总厚度小于50纳米。在另一个实施例中，对于极紫外光的预定义波长，该吸收膜堆叠的反射率小于2％。在又一个实施例中，该一个或多个第二膜层防止该第一膜层的平均晶粒尺寸超过该第一膜层的厚度。
膜结构及其制法

[发明专利]新颖鳍结构及依斜型鳍的多临限电压形态及其形成方法-CN201510696311.0有效
发明人： X·吴;季明华;E·K·班哈特 -专利权人： 格罗方德半导体公司
申请日： 2015-10-23 - 公布日： 2019-06-18 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及新颖鳍结构及依斜型鳍的多临限电压形态及其形成方法，其中，提供形成具有低掺杂与高掺杂活性部分的FinFET鳍及/或具有斜型侧壁的FinFET鳍以供Vt调整及多Vt形态用的方法及其产生的装置。具体实施例包括形成Si鳍，Si鳍具有顶端活性部分及底端活性部分；在Si鳍的顶端表面上形成硬罩；在Si鳍的对立侧上形成氧化层；将掺质植入Si鳍；使氧化层凹陷以显露Si鳍的活性顶端部分；蚀刻Si鳍的顶端活性部分以形成垂直侧壁；形成包覆各垂直侧壁的氮化物间隔物；使凹陷的氧化层凹陷以显露Si鳍的活性底端部分；以及斜削Si鳍的活性底端部分。
新颖结构依斜型鳍限电形态及其形成方法

[发明专利]虚拟金属结构及形成虚拟金属结构的方法-CN201510673273.7有效
发明人： J·K·丘;高山 -专利权人： 格罗方德半导体公司
申请日： 2015-10-16 - 公布日： 2019-06-18 - 主分类号： H01L21/768 文献下载
摘要：揭示用于在半导体晶圆上的晶粒之间形成虚拟金属结构的方法及其产生的装置。具体实施例可包括形成从半导体晶圆的基材延展至介于多个晶粒区之间的该半导体晶圆的顶端金属互连层的金属互连层，所述金属互连层的各个皆包括多个虚拟垂直互连进接口(VIA)及多条虚拟金属线，该多条虚拟金属线侧向连接各金属互连层内的该多个虚拟VIA，并且第一金属互连层内的多个虚拟VIA垂直连接该第一金属互连层内的多条虚拟金属线至第二金属互连层内的多条虚拟金属线，并且该第二金属互连层低于该第一金属互连层。
虚拟金属结构形成方法

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top