|
|
钻瓜专利网为您找到相关结果 14个，建议您 升级VIP下载更多相关专利
- [发明专利]一种通用型电测治具-CN202111381944.4在审
-
韩少华;戚胜利;杨媚莲;王健
-
上达电子（深圳）股份有限公司
-
2021-11-22
-
2022-05-13
-
G01R31/28
- 本发明属于印刷线路板电测治具技术领域，具体涉及一种通用型电测治具，主要包括带针治具和金属凸点式转接板，所述金属凸点式转接板的一端是与带针治具的线针电气接触连接的金属焊盘，另一端是与待测产品的测试焊盘电气接触连接金属凸点，所述金属焊盘和金属凸点线路连接。本发明提高了带针治具的通用性，无需对产品开制专用电测治具，缩短产品生产周期。相比于传统电测治具，金属凸点式转接板价格低廉，可大大降低产品的成本。本发明带针治具的线针可设计相对较大线心距和相对较粗的线针直径，降低带针治具的价格，且线针的加工工艺不再受限，可测量更为精细的线路。
- 一种通用型电测治具
- [发明专利]一种半减成法高精密蚀刻方法-CN201911139546.4有效
-
杨媚莲;王健;杨洁;孙彬;沈洪;李晓华
-
江苏上达半导体有限公司
-
2019-11-20
-
2021-07-13
-
H05K3/06
- 本发明公开了一种半减成法高精密蚀刻方法，涉及线路加工技术领域，包括以下步骤：Sp1：准备铜箔基材，在铜箔基材的铜箔金属层面涂上光刻胶，进行曝光、显影处理；Sp2：对铜箔金属层面进行蚀刻处理，蚀刻厚度范围为5um‑10um，以保证蚀刻精细度；Sp3：将铜箔金属层面上多余的光刻胶进行剥离处理；Sp4：在铜箔金属层面上涂布或贴附阻抗剂；本发明制造出的精细线路精度由第一次涂布或贴附材料的曝光解析度决定，与第二次涂布或贴附的材料无关，且第一次蚀刻掉的金属层厚度为5um‑10um，符合成熟的薄铜蚀刻技术，可以保证线路的精密度，解决了厚铜的精细线路的制作难点，可以生产出不同厚度的精细线路，满足日趋发展的电子技术需求。
- 一种成法精密蚀刻方法
- [发明专利]一种高精密封装工艺-CN201911136715.9在审
-
杨媚莲;王健;孙彬;沈洪;李晓华
-
江苏上达电子有限公司
-
2019-11-19
-
2020-02-28
-
H01L23/31
- 本发明提供一种高精密封装工艺，涉及芯片封装技术领域。该高精密封装工艺，包括以下步骤：S1、通过热压合将芯片的bump直接接合到基材的铜箔上；S2、对接合后的芯片进行molding处理；S3、将基材底层的膜剥离；S4、将铜箔远离芯片的一面涂上涂布液；S5、对涂布液进行曝光以及显影处理，处理后形成所需图形；S6、对步骤5中处理之后的材料进行蚀刻，剥膜后形成所需的线路图形；S7、印刷油墨；S8、制作锡球。本发明，芯片接合时，不需要对位，也不需要考虑偏位公差，提高了精准度，接合时也不需要考虑接合条件造成的涨缩，从而也降低了接合工艺的难度，柔性线路板生产时，不再需要考虑材料的涨缩对芯片接合造成的影响，从而放宽了工艺参数的要求。
- 一种精密封装工艺
- [发明专利]一种无凸点裸芯片高精密封装工艺-CN201911139672.X在审
-
杨媚莲;王健;孙彬;沈洪;李晓华
-
江苏上达电子有限公司
-
2019-11-20
-
2020-02-21
-
H01L21/48
- 本发明提供一种无凸点裸芯片高精密封装工艺，涉及家居厨房领域。该无凸点裸芯片高精密封装工艺，包括以下步骤：S1、在基材铜箔上完成凸点制作；S2、将裸芯片直接倒装在完成凸点制作的铜箔上；S3、对完成芯片倒装的基材进行Molding处理；S4、剥离基材底层的膜；S5、在铜箔上剥离膜的一面涂上一层涂布液；S6、对铜箔上的涂布液进行曝光与显影处理；S7、进行蚀刻处理，然后剥膜即可；S8、在蚀刻、剥膜后的铜箔上均匀印刷一层油墨；S9、制作锡球，完成最终产品封装工艺。本发明，无需在芯片上直接做凸点，避免了对芯片造成损伤或报废，先接合后制作线，避免了因引脚过小而造成的引脚折断，同时也可以避免芯片接合对下一步接合造成的热涨缩影响。
- 一种无凸点裸芯片精密封装工艺
|
