专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果21个,建议您升级VIP下载更多相关专利
  • [发明专利]低边驱动输出电路及芯片-CN202210783491.6在审
  • 丛永鑫;张奉江 - 成都思瑞浦微电子科技有限公司
  • 2022-06-27 - 2023-04-21 - H02M1/088
  • 本发明公开了一种低边驱动输出电路及芯片,输出电路包括:低边开关管、MOS管以及钳位单元。低边开关管与感性负载相连形成输出节点;MOS管与输出节点相连,MOS管用于在低边开关管从导通状态到关断状态时,对输出节点进行钳位;钳位单元与输出节点和MOS管的隔离端相连,钳位单元用于在低边开关管从导通状态到关断状态时,对MOS管的隔离端电压进行钳位。本发明的低边驱动输出电路通过设置MOS管,使得当驱动电感负载以及低边开关管从导通状态到关断状态时,起到对输出节点处的电压进行钳位以保护输出节点的作用,同时通过钳位单元保证MOS管的隔离端的电压高于MOS管的漏极电压,避免MOS管中的寄生PN结的导通,减少漏电。
  • 驱动输出电路芯片
  • [发明专利]基于反馈控制的带隙基准电路及基准建立信号的检测方法-CN202210614468.4在审
  • 王佰平;刘天涯 - 成都思瑞浦微电子科技有限公司
  • 2022-05-26 - 2023-04-21 - G05F1/56
  • 本发明公开了一种基于反馈控制的带隙基准电路及基准建立信号的检测方法,基准电路包括电流镜电路与带隙基准产生电路连接形成的第一检测点,带隙基准产生电路中设置有第二检测点;检测电路比较第一检测点和第二检测点的电压来判断反馈环路状态以输出用于判断带隙基准电压是否建立的带隙基准建立状态信号。根据本发明第一检测点作为相对参考点,第二检测点在带隙反馈环路未建立完成前随电源电压的上升而上升,在反馈环路建立完成后会受反馈环路中带隙电压的钳位而保持不变,检测电路比较第一检测点和第二检测点的电压来确认反馈环路是否建立,从而确定带隙基准电压是否建立,因此该方法能够在各种场景下都能准确、及时的输出带隙基准建立状态信号。
  • 基于反馈控制基准电路建立信号检测方法
  • [发明专利]电平转移电路及芯片-CN202210614465.0在审
  • 刘天涯;王佰平 - 成都思瑞浦微电子科技有限公司
  • 2022-05-26 - 2023-04-21 - G05F3/26
  • 本发明公开了一种电平转移电路及芯片,电平转移电路包括:电平输入电路、电平输出电路以及稳压电路,电平输入电路、电平输出电路和稳压电路通过信号传递线相连。若电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,稳压电路用于稳定高侧电源域。若电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,稳压电路用于稳定低侧电源域。根据本发明的电平转移电路,通过稳压电路抑制信号传递线高出低侧电源的电源或者低于高侧电源域的地,使得电源轨之间的电压不受信号传递线的影响,进而稳定电源轨,从而在不影响位于高低侧电源域内的电平输入电路和电平输出电路之间正常交互的情况下,明显提高电源轨的稳定性。
  • 电平转移电路芯片
  • [发明专利]ESD保护电路及芯片-CN202211736170.7在审
  • 胡利志;张奉江;田光春;黄大海 - 成都思瑞浦微电子科技有限公司
  • 2022-12-31 - 2023-04-18 - H02H9/04
  • 本发明公开了一种ESD保护电路及芯片,电路包括:第一MOS管、第一电阻、调控电路和控制电路。第一电阻的第一端与第一MOS管的栅极相连,第一电阻的第二端与地电压相连,调控电路与第一电阻的第一端和第二端相连,控制电路与调控电路相连。根据本发明的ESD保护电路,通过控制电路对调控电路的控制,以满足在需ESD保护时,调控电路保持关断状态,通过第一MOS管和第一电阻组成的HVGCNMOS的ESD结构对ESD能量进行泄放,达到保护内部电路的目的,在无需ESD保护时,调控电路开启,第一MOS管的栅极与地电压之间的电阻大大减小,使得芯片正常工作时,HV GCNMOS的ESD结构没有漏电。
  • esd保护电路芯片
  • [发明专利]用于浮动负电压域的稳压器及芯片-CN202111272842.9有效
  • 刘天涯;张奉江 - 成都思瑞浦微电子科技有限公司
  • 2021-10-29 - 2023-04-07 - G05F3/26
  • 本发明公开了一种用于浮动负电压域的稳压器及芯片,其中,稳压器包括钳位电路以及源极跟随器M0。钳位电路连接于浮动电压域的第一电压VDD和第二电压VSS之间,根据外部电路产生的偏置电流I_BIAS,产生钳位电压V_BIAS;源极跟随器M0与所述钳位电压V_BIAS相连,用于输出电压VCC。根据本发明实施方式的用于浮动负电压域的稳压器,通过采用多个第一分压元件构成的钳位电路能够使得稳压器工作于浮动负电压域,并通过工艺偏差补偿单元对钳位电路进行工艺偏差补偿,使得源极跟随器能够输出所期望的稳定电压,防止带来芯片损坏的风险。
  • 用于浮动电压稳压器芯片
  • [发明专利]一种双向ESD保护电路-CN202011546107.8有效
  • 胡利志 - 成都思瑞浦微电子科技有限公司
  • 2020-12-24 - 2023-04-07 - H02H9/04
  • 本发明揭示了一种双向ESD保护电路,接设于芯片供电端的引脚PIN与接地端的引脚GND之间,由二极管D1、PMOS管MP1~MP5、电阻R1相接构成,其中PMOS管MP1、MP2的漏极、MP4的栅极与引脚PIN相连接,MP4的源极、漏极与MP2的栅极共连相接,PMOS管MP1的源极、MP3的漏极、MP5的栅极与二极管D1的阴极相接于节点Vminus,MP5的源极、漏极与MP3的栅极共连相接,二极管D1的阳极与引脚GND相接于地,且PMOS管MP2、MP3的共源极和所有PMOS管的衬底均相接于节点Vbody,电阻R1接入PMOS管MP1的栅极与节点Vbody之间。应用该ESD保护电路设计,在正向静电或负向静电产生时,能利用正向耐高压的二极管吸收正向静电,负向二极管分压限制;通过简单设计和较小的面积占用,提高了ESD保护的可靠性,有效避免芯片内部电路受损。
  • 一种双向esd保护电路
  • [发明专利]信号产生电路、芯片及信号产生方法-CN202211610041.3在审
  • 何均 - 成都思瑞浦微电子科技有限公司
  • 2022-12-14 - 2023-03-28 - G05F1/56
  • 本发明公开了一种信号产生电路、芯片及信号产生方法,电路包括:分压单元对电源电压进行分压产生第一比较信号;选择单元输出不同大小的第二比较信号;比较器单元基于选择第二比较信号或目标信号与第一比较信号进行比较而输出表征目标信号是否建立的表征信号。根据本发明的信号产生电路、芯片及信号产生方法,通过比较器单元将目标信号或受第一比较信号控制产生的第二比较信号与随电源电压变化的第一比较信号进行比较,并在电源电压上升至目标信号建立稳定时输出表明目标信号建立稳定的表征信号,从而能够在随电源电压上升的过程中精确的产生表征信号,解决了表征信号因POR电路的翻转阈值的变化而在电源电压上升过程中随机产生的问题。
  • 信号产生电路芯片方法
  • [发明专利]一种高压稳压器的过流保护电路-CN202011546116.7有效
  • 韩俊杰 - 成都思瑞浦微电子科技有限公司
  • 2020-12-24 - 2022-09-27 - H02H7/10
  • 本发明揭示了一种高压稳压器的过流保护电路,包括压差钳位单元和电流比较器,其中所述压差钳位单元接入高压输入端PVIN、高压地FGND之间,并由PMOS管PM1、PM2,NMOS管NM1、NM2、NM3、NM5,齐纳二极管D0,P沟道横向双扩散MOS管PLDM1,隔离高压的N沟道横向双扩散MOS管NLDM1、NLDM2相接构成,用于钳位一个5V以内的压差;电流比较器由PMOS管PM3~PM6,NMOS管NM6~NM15相接构成,通过比较PVIN_SNS和SW_SNS两端的输入电流,并触发输出过流保护信号。应用本发明的过流保护电路,通过MOS管和少量电阻、齐纳二极管相接构成兼具ESD防护和限制压差的钳位电路,为5V器件提供了使用条件和可靠性保障,同时减小了电路占用面积和功耗,配合包含源输入的共栅极放大器,也提升了过流保护的响应速度。
  • 一种高压稳压器保护电路
  • [发明专利]一种共模电压的校准方法-CN202210430792.0在审
  • 刘原 - 成都思瑞浦微电子科技有限公司
  • 2022-04-22 - 2022-08-02 - G01R35/00
  • 本发明揭示了一种共模电压的校准方法,执行所述方法的电路包括电压采样电路,用于采样N组串联的待采样电压且包括N+1个采样通道,N为大于或等于2的正整数,所述方法包括:利用每相邻的两个采样通道采样一组待采样电压;依次测量经每个采样通道对采样获得的各组待采样电压,获得待采样电压测量值;利用自低压侧向高压侧分布的各组待采样电压测量值,对更高一级待采样电压测量值进行逐级校准,以消除共模电压变化带来的电压测量误差。利用增益误差最小的采样通道组,通过逐级向上校准最靠近电池组正极的采样通道组的测量电压,以消除增益误差带来的影响,进而可靠地降低测量误差,总体上提升了电池组各单结电池状态的判断准确性。
  • 一种电压校准方法
  • [发明专利]一种电池组同步测量电路-CN202111539900.X在审
  • 刘原 - 成都思瑞浦微电子科技有限公司
  • 2021-12-16 - 2022-03-29 - G01R31/389
  • 本发明揭示了一种电池组同步测量电路,具有两节以上电池的串联支路,其特征在于:该串联支路与测量芯片的对应管脚相连接,该测量芯片内集成设有用于单节电池电压采样的模数转换端VADC,用于串联支路电流采样的数模转换端VADC,以及与两个采样端互联的数字处理控制器,电压采样信号和电流采样信号同步输入数字处理控制器。应用本发明的同步测量电路,通过测量芯片集成数字处理控制器,为电池组测量提供了时序控制的高频测量途径,能够实现对单节电池电压和电池组电流的同步测量,且加快了测量结果的运算速度和对外交互。
  • 一种电池组同步测量电路
  • [发明专利]漏电检测电路-CN202111544181.0在审
  • 方政;张奉江 - 成都思瑞浦微电子科技有限公司
  • 2021-12-16 - 2022-03-25 - G01R31/52
  • 本发明揭示了一种漏电检测电路,所述电路包括:功率器件,包括位于高压域中的第一晶体管、第二晶体管及第三晶体管,第一晶体管和第二晶体管位于SW引脚和基准电位之间的体二极管漏电流回路中,第三晶体管位于VIN引脚和SW引脚之间;驱动单元,包括用于驱动第一晶体管的第一驱动器、及用于驱动第三晶体管的第二驱动器;漏电控制单元,用于检测第一晶体管的结漏电,并输出第一控制信号关断第一晶体管、及输出第二控制信号打开第三晶体管。本发明能够对功率器件进行结漏电检测,当漏电流达到一定大小时关闭功率器件,功率器件不再漏电,从而防止热量和功耗的进一步增加,有效的保护了功率器件。
  • 漏电检测电路
  • [发明专利]电压差值检测电路-CN202111525427.X在审
  • 周琦 - 成都思瑞浦微电子科技有限公司
  • 2021-12-14 - 2022-03-18 - G01R19/10
  • 本发明公开了一种电压差值检测电路,包括:第一转换电路、第二转换电路、比较器COMP以及瞬态响应电路。第一转换电路连接待测电压并将待测电压的差值转换成电流;第二转换电路用于将电流转换成电压Vdelta;比较器COMP用于将电压Vdelta和参考电压VREF进行比较输出检测信号;瞬态响应电路连接于所述第一转换电路和所述第二转换电路之间且同时与一待测电压连接,用于在待测电压发生快速变化时提升电压Vdelta的瞬态响应速度。根据本发明实施方式的电压差值检测电路,通过瞬态响应电路使得在待测电压发生快速变化时,防止对电压Vdelta产生过度冲击,从而极大提升电路的瞬态响应速度。
  • 电压差值检测电路
  • [发明专利]基于浮动电源域的电源电压UVLO检测电路-CN202111203537.4在审
  • 张奉江;胡利志 - 成都思瑞浦微电子科技有限公司
  • 2021-10-15 - 2022-01-18 - G01R31/40
  • 本发明揭示了一种基于浮动电源域的电源电压UVLO检测电路,所述电路包括:分压单元,电性连接于浮动电源域的高压侧和低压侧之间,用于对浮动电源域进行分压,得到分压电压VHB‑HS;基准电压产生单元,电性连接于浮动电源域的高压侧和基准电位之间,用于产生基准电压VREF;比较器,包括第一输入端、第二输入端及输出端,所述第一输入端和第二输入端分别与分压电压VHB‑HS和基准电压VREF相连,输出端用于输出检测信号Vout。本发明的UVLO检测电路可以用比较简单的电路实现比较高的UVLO门限精度;电路响应速度比较快,适用于高压应用领域;静态功耗比较低,整个电路面积比较小,可以做到低成本、低功耗。
  • 基于浮动电源电压uvlo检测电路
  • [实用新型]一种应用传输门的调阻电路-CN202022707458.4有效
  • 何均 - 成都思瑞浦微电子科技有限公司
  • 2020-11-20 - 2021-10-29 - H03K17/06
  • 本实用新型揭示了一种传输门电路及应用传输门的调阻电路,其中传输门由NMOS管和PMOS管相接构成,PMOS管MP0、MP1的共源极与常压PMOS上拉管MP2的漏极相连接,上拉管MP2的源极与电路最高电压VH相连接,NMOS管MN0、MN1的共源极与常压NMOS管MN2的漏极相连接,下拉管MN2的源极接地,其中PMOS管MP0和NMOS管MN0的共漏极为节点A,PMOS管MP1和NMOS管MN1的共漏极为节点B,传输门随PMOS管MP0、MP1的栅极和NMOS管MN0、MN1的栅极接入电压调整而完全关断或完全导通,并与电阻并联用于屏蔽或保留电阻。应用本实用新型改良的传输门设计,有效克服了当两端电压随高低压切换时不能完全关断的问题,并降低了器件耐压风险,提高了整个传输门应用器件的工作可靠性。
  • 一种应用传输电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top