“庄哲豪”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]垂直式双极性晶体管装置-CN202010916256.2有效
发明人：叶致廷;黄菘志;庄哲豪 -专利权人：晶焱科技股份有限公司
申请日： 2020-09-03 - 公布日： 2023-06-16 - 主分类号： H01L27/02 文献下载
摘要：本发明揭露一种垂直式双极性晶体管装置，其包含一重掺杂半导体基板、一第一半导体外延层(epitaxial layer)、至少一个第一掺杂阱区与一外部导体。重掺杂半导体基板与第一掺杂阱区具有第一导电型，第一半导体外延层具有第二导电型。第一半导体外延层设在该重掺杂半导体基板上。第一掺杂阱区设在第一半导体外延层中。外部导体设在重掺杂半导体基板与第一半导体外延层的外侧，并电性连接重掺杂半导体基板与第一半导体外延层。
垂直极性晶体管装置

[发明专利]具有可调整触发及保持电压的瞬时电压抑制器-CN202310161326.1在审
发明人：黄菘志;叶致廷;庄哲豪 -专利权人：晶焱科技股份有限公司
申请日： 2023-02-24 - 公布日： 2023-06-06 - 主分类号： H01L27/02 文献下载
摘要：本发明公开一种具有可调整触发及保持电压的瞬时电压抑制器，包括具有第一导电型态并电性耦接第一节点的重掺杂基底、设置于基底上并具有第二导电型态的轻掺杂磊晶层、具有第一导电型态的第一、第三井型区、具有第二导电型态的第二井型区、具有第二导电型态的第一、第三重掺杂区与具有第一导电型态的第二重掺杂区。该些重掺杂区分别位于对应的井型区中，并电性耦接于第二节点。提供电性隔离的沟槽亦形成于基底中。本发明能在正、负向脉冲下各自形成具有浮接基极的双极性接面晶体管与硅控整流器，具备较佳的电性表现、高电路布局弹性与低电路布局面积。
具有可调整触发保持电压瞬时抑制器

[发明专利]嵌入N通道金属氧化半导体触发式硅控整流装置-CN201911107326.3有效
发明人：林昆贤;陈子平;庄哲豪;杨敦智 -专利权人：晶焱科技股份有限公司
申请日： 2019-11-13 - 公布日： 2022-06-03 - 主分类号： H01L27/02 文献下载
摘要：本发明公开一种嵌入N通道金属氧化半导体触发式硅控整流装置，其包含一P型基板、至少一整流区域和至少一触发器。整流区域包括一第一N型重掺杂区、一N型井区和一第一P型重掺杂区。或者，硅控整流装置包括一N型基板、一第一P型井区、至少一整流区域和至少一触发器。整流区域包括一第二P型井区、一第一N型重掺杂区和一第一P型重掺杂区。触发器与P型基板或第一P型井区形成至少一个N通道金氧半场效晶体管。触发器独立于整流区。第一P型重掺杂区位于在触发器和第一N型重掺杂区之间。
嵌入通道金属氧化半导体触发式硅控整流装置

[发明专利]用以侦测漏电流的二极管测试模块及其测试方法-CN202210002630.7在审
发明人：叶致廷;黄菘志;林昆贤;庄哲豪 -专利权人：晶焱科技股份有限公司
申请日： 2022-01-04 - 公布日： 2022-05-24 - 主分类号： G01R31/26 文献下载
摘要：本发明公开一种二极管测试模块及其测试方法，公开具有第一导电型的基板及形成于基板上并具有第二导电型的磊晶层。磊晶层上形成有具有第一导电型的井型区，具有第二导电型的第一、第二重掺杂区电性耦接于第一、第二输入输出端，并且理论上应形成于井型区中，其中形成有隔离沟槽提供电性隔离。当输入一操作电压时，本发明提供具有第三、第四重掺杂区的侦测单元，使其设置于第一、第二输入输出端间的电流导通路径上，通过设置侦测单元侦测是否有漏电流的产生，本发明在无须额外进行传统电容测试设备及测试时间的情况下，有效判断其井型区是否丢失。
用以侦测漏电二极管测试模块及其方法

[发明专利]散热式齐纳二极管-CN201811101923.0有效
发明人：叶致廷;黄菘志;庄哲豪 -专利权人：晶焱科技股份有限公司
申请日： 2018-09-20 - 公布日： 2021-11-23 - 主分类号： H01L29/866 文献下载
摘要：本发明公开了一种散热式齐纳二极管，包含属于第一导电型的一重掺杂半导体基板、属于第一导电型的一第一磊晶层、属于第二导电型的一第一重掺杂区、一第二磊晶层与属于第一导电型或第二导电型的一第二重掺杂区。第一磊晶层设于重掺杂半导体基板上，第一重掺杂区设于第一磊晶层中，并与重掺杂半导体基板相隔。第二磊晶层设于第一磊晶层上，第二磊晶层具有贯穿自身的一第一掺杂区，第一掺杂区属于第二导电型，第一掺杂区接触第一重掺杂区。第二重掺杂区设于第一掺杂区中。
散热齐纳二极管

[发明专利]瞬时电压抑制装置-CN202110496211.9在审
发明人：叶致廷;黄菘志;庄哲豪 -专利权人：晶焱科技股份有限公司
申请日： 2021-05-07 - 公布日： 2021-09-03 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种瞬时电压抑制装置，包括至少一个二极管串行、一电源箝位装置、至少一个第一旁路二极管与至少两个第二旁路二极管。二极管串行耦接于一电源端与一共同总线之间，并耦接于一输入输出埠。电源箝位装置耦接于电源端与共同总线之间。第一旁路二极管耦接于共同总线与一接地端之间。第二旁路二极管串联耦接，并耦接于共同总线与接地端之间。第二旁路二极管与第一旁路二极管以反向并联方式耦接。或者，第二旁路二极管与第一旁路二极管以至少一个双向静电放电装置来取代。
瞬时电压抑制装置

[发明专利]半导体封装结构-CN201910981428.1有效
发明人：陈子平;林昆贤;庄哲豪;曾奕铭 -专利权人：晶焱科技股份有限公司
申请日： 2019-10-16 - 公布日： 2021-04-13 - 主分类号： H01L23/495 文献下载
摘要：本发明涉及一种半导体封装结构，其包括内连接基板、绝缘胶、瞬时电压抑制芯片、至少一根第一导电线与至少一根第二导电线。内连接基板包括底层与顶层，底层包括两块第一导电区块及两块第一导电区块之间的第一绝缘区块，顶层包括两块第二导电区块及两块第二导电区块之间的第二绝缘区块。两块第二导电区块分别设在两块第一导电区块上，第二绝缘区块设在第一绝缘区块上。绝缘胶设在第二绝缘区块上。瞬时电压抑制芯片设在绝缘胶上，且并未与第二导电区块重叠。第一导电线与第二导电线分别电性连接两块第二导电区块，且分别电性连接瞬时电压抑制芯片。
半导体封装结构

[发明专利]瞬时电压抑制装置-CN201811173780.4有效
发明人：林昆贤;陈子平;庄哲豪 -专利权人：晶焱科技股份有限公司
申请日： 2018-10-09 - 公布日： 2021-01-29 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种瞬时电压抑制装置，包含一轻掺杂半导体结构、一第一掺杂井区、一第一重掺杂区、一第一埋区与一第二重掺杂区。轻掺杂半导体结构属于第一导电型。第一掺杂井区属于第二导电型，并设于轻掺杂半导体结构中。第一重掺杂区属于第二导电型，并设于第一掺杂井区中。第一埋区属于第一导电型，并设于轻掺杂半导体结构中，且位于第一埋区的下方。第一埋区邻接第一掺杂井区。第二重掺杂区属于第二导电型，并设于轻掺杂半导体结构中。
瞬时电压抑制装置

[发明专利]垂直式双极性晶体管装置-CN202010916210.0在审
发明人：叶致廷;黄菘志;庄哲豪 -专利权人：晶焱科技股份有限公司
申请日： 2020-09-03 - 公布日： 2021-01-05 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种垂直式双极性晶体管装置，其包含重掺杂半导体基板、第一半导体磊晶层、至少一个掺杂井区、隔离结构与外部导体。重掺杂半导体基板与掺杂井区具有第一导电型，第一半导体磊晶层具有第二导电型。第一半导体磊晶层设在重掺杂半导体基板上。掺杂井区设在第一半导体磊晶层中。隔离结构设在重掺杂半导体基板中，并围绕第一半导体磊晶层与掺杂井区。外部导体设在掺杂井区与第一半导体磊晶层的外侧，并电性连接掺杂井区与第一半导体磊晶层。
垂直极性晶体管装置

[发明专利]改良式瞬时电压抑制装置-CN201811141789.7有效
发明人：林昆贤;陈子平;庄哲豪 -专利权人：晶焱科技股份有限公司
申请日： 2018-09-28 - 公布日： 2020-12-22 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种改良式瞬时电压抑制装置，包含一半导体基板、一瞬时电压抑制器、至少一第一二极管、至少一导电接垫与至少一第二二极管。瞬时电压抑制器包含一N型重掺杂箝位区。第一二极管的第一阳极电性连接N型重掺杂箝位区，导电接垫电性连接第一二极管的第一阴极。第二二极管的第二阳极电性连接导电接垫，第二二极管的第二阴极电性连接瞬时电压抑制器。第一阳极靠近N型重掺杂箝位区而不是导电接垫。导电接垫靠近N型重掺杂箝位区而不是第二阳极。
改良瞬时电压抑制装置

[发明专利]侧向瞬时电压抑制器-CN201811133499.8有效
发明人： 庄哲豪;叶致廷;林昆贤 -专利权人：晶焱科技股份有限公司
申请日： 2018-09-27 - 公布日： 2020-12-08 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种侧向瞬时电压抑制器，包括一掺杂基底层、设置于掺杂基底层上的侧向箝位结构、设置并隔绝于掺杂基底层与侧向箝位结构之间的埋入掺杂层、至少一二极管模块以及形成于掺杂基底层中的至少一沟槽。其中，沟槽的深度不小于埋入掺杂层的深度，且可设置于侧向箝位结构与二极管模块之间做为电性隔离。所述的掺杂基底层与埋入掺杂层具有相异的导电型，使得掺杂基底层为浮接。埋入掺杂层更可选择性地形成并电性隔离于二极管模块与掺杂基底层之间。藉由本发明的设计，此种侧向瞬时电压抑制器可兼具较低的箝位电压与较小的动态电阻值。
侧向瞬时电压抑制器

[发明专利]具有浮置基极的硅控整流器-CN201811168642.7在审
发明人：叶致廷;庄哲豪 -专利权人：晶焱科技股份有限公司
申请日： 2018-10-08 - 公布日： 2019-04-09 - 主分类号： H01L29/745 文献下载
摘要：本发明公开了一种具有浮置基极的硅控整流器和一种利用该具有浮置基极的硅控整流器所形成的侧向二极管结构，该具有浮置基极的硅控整流器至少包括一第一导电型层、一形成于第一导电型层中的第二导电型阱型区、一形成于第二导电型阱型区中的第一导电型重掺杂区以及一形成于第一导电型层中的第二导电型重掺杂区。其中，第一导电型重掺杂区电性耦接第一节点，第二导电型重掺杂区电性耦接第二节点，且第一导电型与第二导电型相异。当第一导电型为N型时，第二导电型为P型。反之，当第一导电型为P型时，第二导电型为N型。藉由本发明的设计，此种具有浮置基极的硅控整流器，其电性特征表现如一正向二极管，并可具有较低的输入电容。
导电型硅控整流器浮置重掺杂区第一导电型层导电型阱电性耦接二极管结构正向二极管侧向电性特征输入电容相异表现

[发明专利]消除静电的测试方法-CN201510046151.5有效
发明人：柯明道;庄哲豪 -专利权人：晶焱科技股份有限公司
申请日： 2015-01-29 - 公布日： 2018-03-23 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种消除静电的测试方法，其利用一测试设备进行，该测试设备包含一测试器与一平台。首先，执行至少一测试流程，在测试流程中，测试设备上产生有静电电荷。在测试流程中，测试器接触并测试位于平台的一测试区域上的至少一测试集成电路(IC)。接着，将测试集成电路移离测试器与测试区域。结束测试流程后，移动接地的一导电装置至测试区域，使测试器接触导电装置，以释放静电电荷至接地端。接着，将导电装置移离测试器与测试区域。最后，返回至测试流程，以测试下一测试集成电路。
消除静电测试方法

[发明专利]三维集成电路封装-CN201410037498.9有效
发明人：柯明道;庄哲豪 -专利权人：晶焱科技股份有限公司
申请日： 2014-01-26 - 公布日： 2017-02-01 - 主分类号： H01L23/60 文献下载
摘要：本发明公开一种三维集成电路封装，其包含一封装基板，此具有一表面。此封装基板的表面上设有彼此电性连接的至少一集成电路芯片与至少一瞬时电压抑制芯片，其中集成电路芯片可以或无法抑制一瞬时电压。集成电路芯片与瞬时电压抑制芯片彼此独立，且互相堆栈于封装基板上。或者，集成电路芯片与瞬时电压抑制芯片一起通过一中介层设于封装基板上。
三维集成电路封装

[发明专利]消除静电的测试装置-CN201510046124.8在审
发明人：柯明道;庄哲豪 -专利权人：晶焱科技股份有限公司
申请日： 2015-01-29 - 公布日： 2015-06-03 - 主分类号： G01R31/28 文献下载
摘要：本发明公开了一种消除静电的测试装置，包含一消除集成电路(IC)与一测试器。消除集成电路包括多个第一接脚、一第二接脚与一第三接脚。多个第一接脚分别连接至少一测试集成电路的多个第四接脚，且测试集成电路的一表面上有静电电荷，第三接脚连接接地端，测试器的多个探针分别接触多个第四接脚。在第二接脚接收开启信号时，消除集成电路利用开启信号形成介于测试集成电路与接地端的导通路径，并经由第一接脚与第三接脚释放静电电荷至接地端。在第二接脚接收关闭信号时，消除集成电路利用关闭信号以切断导通路径，且测试器测试集成电路。
消除静电测试装置

1
2
下一页»
尾页
共 19 条