“幸滨”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]受信任执行环境中的高效异常处置-CN202211581814.X在审
发明人： S·康斯特布尔;幸滨;肖原;K·兹姆德兹恩司基;M·维吉;M·沙纳汉;F·麦克金;I·安奈蒂 -专利权人：英特尔公司
申请日： 2022-12-08 - 公布日： 2023-06-27 - 主分类号： G06F11/07 文献下载
摘要：描述了关于受信任执行环境中的高效异常处置的系统、方法和装置。在实施例中，硬件处理器包括寄存器、解码器和执行电路系统。寄存器具有字段，该字段要被设置以在多个情境中的一个情境处为存储器中受体系结构化保护的飞地中的代码启用受体系结构化保护的执行环境。解码器用于对具有包括用于操作码的字段的格式的指令进行解码，该操作码用于指示执行电路系统要执行情境改变。执行电路系统用于执行对应于指令的一个或多个操作，这一个或多个操作包括在受体系结构化保护的飞地内从第一情境改变至第二情境。
信任执行环境中的高效异常处置

[发明专利]用于允许可信执行环境对异步退出作出反应的指令的装置、方法和系统-CN202111601896.5在审
发明人： S·康斯戴伯;M·沙纳汉;M·维吉;幸滨;K·兹姆德兹恩司基 -专利权人：英特尔公司
申请日： 2021-12-24 - 公布日： 2022-07-01 - 主分类号： G06F9/30 文献下载
摘要：描述了与允许可信执行环境对异步退出作出反应的指令相关的系统、方法和装置。在一个实施例中，硬件处理器包括：寄存器，包括字段，该字段当被设置时，用于为存储器中的架构上受保护的飞地中的代码启用架构上受保护的执行环境；解码器电路，用于将包括操作码的单条指令解码为经解码的指令，该操作码用于指示执行电路用于调用处置程序以：处置从架构上受保护的飞地中的代码的执行的异步退出，并且随后在架构上受保护的飞地中从异步退出发生之处恢复代码的执行；以及执行电路，用于如由操作码所指定地对经解码的指令作出响应。
用于允许可信执行环境异步退出作出反应指令装置方法系统

[发明专利]用于可信I/O的安全硬件和软件证明的技术-CN201680042368.1有效
发明人： P·M·帕帕查恩;R·拉尔;幸滨;S·查博拉;V·R·斯卡拉塔;S·B·麦克高文 -专利权人：英特尔公司
申请日： 2016-06-20 - 公布日： 2022-06-24 - 主分类号： G06F21/44 文献下载
摘要：用于可信I/O证明和验证的技术包括具有加密引擎和一个或多个I/O控制器的计算设备。所述计算设备收集与静态附接的硬件I/O组件相关联的硬件证明信息，所述硬件I/O组件与受所述加密引擎保护的可信I/O用途相关联。所述计算设备验证所述硬件证明信息，并且响应于验证而安全地枚举一个或多个动态附接的硬件组件。所述计算设备收集针对在安全枚举期间加载的可信软件组件的软件证明信息。所述计算设备验证所述软件证明信息。所述计算设备可以收集针对所述I/O控制器中加载的固件的固件证明信息，并且验证所述固件证明信息。所述计算设备可以收集针对使用所述可信I/O用途的可信应用的应用证明信息，并且验证所述应用证明信息。描述并要求保护了其他实施例。
用于可信安全硬件软件证明技术

[发明专利]用于安全可信I/O访问控制的技术-CN201680042518.9有效
发明人：幸滨;P·M·帕帕占;S·查伯拉;R·拉尔;S·B·麦高恩 -专利权人：英特尔公司
申请日： 2016-06-20 - 公布日： 2022-05-13 - 主分类号： G06F21/60 文献下载
摘要：用于可信I/O(TIO)的技术包括具有密码引擎和一个或多个I/O控制器的计算设备。该计算设备执行TIO核心服务，TIO核心服务具有由操作系统授予的密码引擎编程特权。TIO核心服务接收来自应用的保护DMA通道的请求。TIO核心服务请求操作系统保护DMA通道，并且作为响应，操作系统对TIO核心服务的密码引擎编程特权进行验证。响应于验证TIO核心服务的密码引擎编程特权，操作系统对密码引擎进行编程以保护DMA通道。如果特许委托确定用户已经确认对DMA通道的保护终止，则TIO核心服务可以对DMA通道解除保护。描述并要求保护其他实施例。
用于安全可信访问控制技术

[发明专利]用于在ISA控制下进行多个共存可信执行环境的可信I/O的技术-CN201680042122.4有效
发明人： S·查博拉;R·拉尔;R·萨希塔;R·艾尔巴茨;幸滨 -专利权人：英特尔公司
申请日： 2016-06-20 - 公布日： 2022-04-01 - 主分类号： G06F21/60 文献下载
摘要：用于对加密引擎进行安全编程的技术包括具有加密引擎和一个或多个I/O控制器的计算设备。所述计算设备建立一个或多个可信执行环境(TEE)。TEE针对DMA通道生成对所述加密引擎进行编程的请求。所述计算设备可以验证已签名清单，所述已签名清单指示被准许对DMA通道进行编程的TEE，并且如果通过验证，则判定是否准许所述TEE对所请求的DMA通道进行编程。所述计算设备可以针对保护所述DMA通道的请求而记录所述TEE，并且可以针对解除保护DMA通道的请求而判定所述编程TEE是否匹配所记录的TEE。如果所述编程TEE匹配所记录的TEE，则所述计算设备可以允许要解除保护所述DMA通道的所述请求。描述并要求保护了其他实施例。
用于 isa 控制进行共存可信执行环境技术

[发明专利]用于I/O数据的完整性、防重放和真实性保证的技术-CN201680042659.0有效
发明人： P·M·帕帕查恩;R·拉尔;幸滨;S·B·麦克高文;S·查博拉;R·艾尔巴茨 -专利权人：英特尔公司
申请日： 2016-06-20 - 公布日： 2022-03-08 - 主分类号： G06F21/60 文献下载
摘要：用于I/O数据的真实性保证的技术包括具有加密引擎和一个或多个I/O控制器的计算设备。所述计算设备的元数据生成器对I/O数据执行经认证的加密操作以生成经加密的I/O数据和认证标签。所述元数据生成器将所述经加密的I/O数据存储在DMA缓冲器中，并且将所述认证标签存储在认证标签队列中。元数据消费器对来自所述DMA缓冲器的所述经加密的I/O数据进行解密，并且使用来自所述认证标签队列的所述认证标签来判定所述经加密的I/O数据是否是真实的。对于输入，所述元数据生成器可以被实施为所述加密引擎，并且所述元数据消费器可以被实施为可信软件组件。对于输出，所述元数据生成器可以被实施为所述可信软件组件，并且所述元数据消费器可以被实施为所述加密引擎。描述并要求保护了其他实施例。
用于数据完整性重放真实性保证技术

[发明专利]用于利用安全飞地来强化数据加密的技术-CN201680009722.0有效
发明人：幸滨;R·拉尔;D·R·萨巴瑞迪 -专利权人：英特尔公司
申请日： 2016-02-25 - 公布日： 2021-05-18 - 主分类号： G06F21/60 文献下载
摘要：公开了用于强化加密操作的技术。在一些实施例中，所述技术利用可以在用户模式下和/或在预引导情境下运行的安全飞地来强化通常由内核模式程序执行的加密操作。在一些实施例中，所述技术利用共享缓冲器和代理来使能使用在用户模式下主控的安全飞地来执行加密操作。在附加实施例中，所述技术利用一个或多个预引导应用来使能在预引导阶段中使用安全飞地，例如以便使能使用安全飞地来解密引导计算设备可能需要的数据。
用于利用安全飞地强化数据加密技术

[发明专利]减轻受控通道和基于缓存的边通道攻击的处理器指令支持-CN202010464770.7在审
发明人：斯科特·康斯塔布尔;刘芳菲;幸滨;迈克尔·施泰纳;蒙纳·维吉;卡洛斯·罗萨斯;弗朗西斯·X·麦肯;梅尔滕·奥索伊;马修·费尔南德斯;克里斯托夫·祖穆津斯基;马克·沙纳汉 -专利权人：英特尔公司
申请日： 2020-05-28 - 公布日： 2020-12-29 - 主分类号： G06F21/55 文献下载
摘要：本文涉及减轻受控通道和基于缓存的边通道攻击的处理器指令支持，详述了用于具有指令集支持来针对基于页错误和/或缓存的边通道攻击进行减轻的计算机体系结构的系统、装置和方法。在实施例中，一种处理器，包括：解码器用来将指令解码成经解码的指令，该指令包括第一字段，该第一字段指示出指向用户级事件处理程序的指令指针；以及执行单元，用来执行经解码的指令，以在将指示出事件发生的位置的指令指针从当前指令指针寄存器调换到用户级事件处理程序指针寄存器中之后，将指示出事件发生的位置的指令指针推送到调用堆栈存储上，并且将当前指令指针寄存器中的当前指令指针改变成指向用户级事件处理程序的指令指针。
减轻受控通道基于缓存攻击处理器指令支持

[发明专利]采用输入标记的可信二进制的二进制转换-CN201580077004.2有效
发明人： N.M.史密斯;D.鲁巴哈;S.沙;J.马丁;M.J.舍勒;S.查克拉巴蒂;幸滨 -专利权人：迈克菲有限责任公司
申请日： 2015-12-09 - 公布日： 2020-08-21 - 主分类号： H04L9/32 文献下载
摘要：在示例中，计算装置包含可信运行环境（TEE）（其包含飞地）。飞地可以包含二进制转换引擎（BTE）和输入验证引擎（IVE）。在一个实施例中，IVE接收可信二进制作为输入，并且分析可信二进制以识别执行输入/输出操作的函数、类和变量。为了确保这些接口的安全，可以在飞地内执行那些操作。IVE标记可信二进制，并提供二进制到BTE。BTE然后将可信二进制转换成第二格式，包含指定标记部分以供在飞地内的运行。BTE也可以对处于第二格式的新二进制文件进行签名，并将其导出离开飞地。
采用输入标记可信二进制转换

[发明专利]用于可信I/O的安全硬件和软件证明的技术-CN201911375464.X在审
发明人： P·M·帕帕查恩;R·拉尔;幸滨;S·查博拉;V·R·斯卡拉塔;S·B·麦克高文 -专利权人：英特尔公司
申请日： 2016-06-20 - 公布日： 2020-04-28 - 主分类号： G06F21/60 文献下载
摘要：公开了用于可信I/O的安全硬件和软件证明的技术。一种装置，包括：应用处理器；存储器；输入/输出I/O子系统，可通信地耦合至处理器和存储器；安全融合存储器，用于持续地存储与装置相关联的第一平台设备标识符；以及安全子系统，该安全子系统包括安全处理元件，该安全处理元件用于：收集装置的一个或多个硬件组件或软件组件的证明信息；以及将证明信息发送到远程验证服务。
用于可信安全硬件软件证明技术

[发明专利]用来防止软件侧通道的机制-CN201910117040.7在审
发明人： F.马基恩;幸滨;K.兹穆德青斯基;C.罗扎斯;M.维吉 -专利权人：英特尔公司
申请日： 2019-02-15 - 公布日： 2019-08-23 - 主分类号： G06F9/455 文献下载
摘要：提供了用来防止软件侧通道的机制。一种处理器包括处理核心，用来标识包括要在架构上受保护的环境中执行的多个指令的代码，确定被存储在架构上受保护的存储器中的第一物理存储器页面与由所述多个指令中的第一指令引用的第一虚拟存储器页面匹配，生成第一虚拟存储器页面的第一地址和第一物理存储器页面的第二地址之间的第一地址映射，在高速缓冲存储器中存储包括第一地址映射的地址翻译数据结构，并且通过取回被存储在地址翻译数据结构中的第一地址映射来执行代码。
地址映射虚拟存储器存储地址翻译数据结构侧通道受保护架构高速缓冲存储器物理存储器页面指令物理存储器存储器处理核心指令引用处理器取回匹配页面

[发明专利]可信二进制文件翻译-CN201580077048.5在审
发明人： S.沙;N.M.史密斯;J.马丁;M.J.舍勒;S.查克拉巴蒂;幸滨 -专利权人：迈克菲有限责任公司
申请日： 2015-12-08 - 公布日： 2018-01-02 - 主分类号： G06F21/74 文献下载
摘要：在示例中，一种计算设备可以包括用于执行经签名和经证实的代码的可信执行环境（TEE）。设备可以接收以第一形式的可信二进制对象，但是该对象可能需要在运行中或提前被转换成第二格式。这可以包括例如，字节码解译器、脚本解译器、运行时引擎、编译器、即时编译器或其它种类的二进制文件翻译器。二进制文件翻译器可以从TEE运行，并且输出然后可以被TEE签名并且视为新的可信二进制文件。
可信二进制文件翻译

[发明专利]为系统提供硅集成代码-CN201110188572.3有效
发明人： V·J·齐默;幸滨;S·H·鲁滨逊 -专利权人：英特尔公司
申请日： 2011-06-24 - 公布日： 2011-12-28 - 主分类号： G06F9/445 文献下载
摘要：在一个实施例中，可由处理器制造商提供二进制形式的半导体集成代码(SIC)。该SIC可包括处理器制造商的独立于平台的代码。这种代码可包括：嵌入式处理器逻辑，用于对处理器以及将处理器耦合到存储器的至少一个链路进行初始化；以及嵌入式存储器逻辑，用于初始化存储器。描述并要求保护其他实施例。
系统提供集成代码

1
共 13 条