“尤凯迪”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]一种硬件管理共享内存的处理方法及装置-CN202110597359.1有效
发明人：周侨;高鹏;尤凯迪 -专利权人：翱捷科技股份有限公司
申请日： 2021-05-31 - 公布日： 2023-04-14 - 主分类号： G06F9/50 文献下载
摘要：本申请公开了一种共享内存的处理方法。将共享内存按照固定的块大小划分为多个内存块。内存分配控制器为每一个处理器、或者为同一个处理器的不同模块提供一个专有的寄存器，内存分配控制器实现这些寄存器之间互斥。当有处理器需要使用共享内存时，处理器读取内存分配控制器中对应的专有寄存器，该寄存器返回一个可用内存块的起始地址信息，处理器由此被分配一个可用内存块。当有处理器使用完某个数据包需要释放该数据包时，将需要释放的数据包交给内存释放控制器统一进行数据包的释放；内存释放控制器将该内存块的ref‑cnt值减1。当某个内存块的ref‑cnt值减为0时，内存释放控制器才将这个内存块释放。本申请解决了多个处理器使用共享内存时互相竞争的问题。
一种硬件管理共享内存处理方法装置

[发明专利]具有安全复位功能的脉冲同步电路及处理器-CN201610621844.7有效
发明人： 尤凯迪;卢笙;董晓军;田群朝 -专利权人：芯启源（上海）半导体科技有限公司
申请日： 2016-08-02 - 公布日： 2019-04-05 - 主分类号： H03K5/26 文献下载
摘要：本发明提供具有安全复位功能的脉冲同步电路及处理器，所述具有安全复位功能的脉冲同步电路实现：当脉冲‑电平转换电路因复位而发生电平状态变化时，第一复位指示器输出指示值至第二复位状态修正电路以令其修正电平‑脉冲转换电路的电平状态至与脉冲‑电平转换电路一致；或者，当电平‑脉冲转换电路因复位而发生电平状态变化时，第二复位指示器输出指示值至第一复位状态修正电路以令其修正脉冲‑电平转换电路的电平状态至与电平‑脉冲转换电路一致；从而使得电平‑脉冲转换电路在进行电平状态比对时不会受到复位产生的电平状态变化的影响，避免产生错误的脉冲信号，保证了同步的正确性和安全性。
具有安全复位功能脉冲同步电路处理器

[发明专利]计时方法及计时电路-CN201610623398.3有效
发明人： 尤凯迪;卢笙;洪宇;盛威 -专利权人：芯启源（上海）半导体科技有限公司
申请日： 2016-08-02 - 公布日： 2018-12-18 - 主分类号： G04F10/06 文献下载
摘要：本发明的计时方法及计时电路，通过对应参考时钟频率相位周期，每个相位周期包含四个相位，每个相位对应具有计时策略，在第一及第二相位利用其计时策略输出第一目标时间长度，在第三及第四时间段输出第二目标时间长度，并令两者之和为标准目标时间长度的两倍，从而消除现有数字计时电路因精度不够而存在计时误差，并且可通过固定两两相位间的计时值参数来实现归一化以便于统计剩余时间的百分比值，不受参考时钟频率变化的影响，从而简化了相关电路对计时结果的分析和转换过程。
计时方法电路

[发明专利]USB数据传输的存储装置及电子设备-CN201610407474.7在审
发明人：朱艳;卢笙;李刚;尤凯迪 -专利权人：芯启源电子科技有限公司
申请日： 2016-06-08 - 公布日： 2016-11-09 - 主分类号： G06F13/42 文献下载
摘要：本发明提供用于USB数据传输的存储装置及电子设备，所述用于USB数据传输的存储装置包括至少一上级存储单元、及连接所述上级存储单元的多个下级存储单元；所述上级存储单元，用于存放所有传输类型的数据；所述多个下级存储单元包括：至少一同步数据存储单元及多个非同步数据存储单元；所述同步数据存储单元，用于存放来自所述上级存储单元的同步传输类型的数据；所述非同步数据存储单元，用于存放来自所述上级存储单元的非同步传输类型的数据，使得同步传输类型的数据能单独存储以实现对其高效传输的目的，并且采用多级存储单元架构相比一级存储单元架构减少了资源消耗，良好解决现有技术的问题。
usb 数据传输存储装置电子设备

[发明专利]一种多核处理器核间通信方法及其电路结构-CN201110089294.6无效
发明人：肖瑞瑾;尤凯迪;权衡;虞志益 -专利权人：复旦大学
申请日： 2011-04-11 - 公布日： 2011-08-03 - 主分类号： G06F15/163 文献下载
摘要：本发明属于高性能处理器技术领域，具体为一种多核处理器核间通信方法及其电路结构。本发明通过对现有多核处理器架构中的寄存器电路模块进行功能性扩展，在该模块中添加多核处理器核间通信地址映射单元，从而能够通过访问寄存器地址实现对核间通信地址的访问，实现核间通信地址的快速访问和核间数据的快速交互。其电路结构包括：扩展寄存器电路模块，先入先出队列电路模块，数据路由阵列电路模块，核间通信控制电路模块，处理器功能电路模块；电路结构分为三个数据链路层次。本发明提升了现有多核处理器的通信效率与运算效率，具有明显的学术价值与实用价值。
一种多核处理器通信方法及其电路结构