“安岛雄一郎”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果15个，建议您升级VIP下载更多相关专利

[发明专利]并行处理装置和控制通信的方法-CN201710201964.6在审
发明人： 安岛雄一郎 -专利权人：富士通株式会社
申请日： 2017-03-29 - 公布日： 2017-10-24 - 主分类号： G06F13/16 文献下载
摘要：并行处理装置和控制通信的方法。分组发送部通过RDMA通信向一节点发送分组，所述分组附带第一标识符和第二标识符作为目的地，所述第一标识符表示预定处理，并且所述第二标识符表示目的地通信接口并且是逻辑标识符。存在多个通信接口。分组接收部接收通过RDMA通信从节点发送的分组，基于所接收的分组的所附带的第一标识符和第二标识符来选择作为所接收的分组的目的地并且在预定处理中使用的通信接口，并且向所选择的通信接口转发所接收的分组。
并行处理装置控制通信方法

[发明专利]并行处理设备和通信控制方法-CN201710145981.2在审
发明人： 安岛雄一郎 -专利权人：富士通株式会社
申请日： 2017-03-13 - 公布日： 2017-10-20 - 主分类号： G06F13/28 文献下载
摘要：并行处理设备和通信控制方法。一种并行处理设备包括第一、第二和第三节点。第一节点包括开始特定数据的RDMA通信并且接收RDMA通信的响应的处理器、以及当处理器开始特定数据的RDMA通信时发送RDMA通信请求的第一通信接口，该请求给出通过RDMA发送特定数据的指示。第二节点包括其中存储特定数据的存储器、以及接收从第一通信接口发送的RDMA通信请求并且通过RDMA将存储器中存储的特定数据发送到第三节点的第二通信接口。第三节点包括存储器和第三通信接口，第三通信接口接收通过RDMA从第二通信接口发送的特定数据，将特定数据存储在存储器中，并且生成和发送RDMA通信的响应。
并行处理设备通信控制方法

[发明专利]并行计算机、节点装置以及并行计算机的控制方法-CN201280075962.2有效
发明人：井上智宏;安岛雄一郎;平本新哉;前田诚裕;安藤俊;丰田雄太 -专利权人：富士通株式会社
申请日： 2012-09-24 - 公布日： 2017-05-03 - 主分类号： G06F15/173 文献下载
摘要：本发明涉及并行计算机、节点装置以及并行计算机的控制方法。在具有多个节点的并行计算机中，各个节点具有路由器，其直接或者间接地与其它节点的各个连接；以及网络接口，其与并行计算机的外部网络连接，该网络接口具有存储部，其对表示与从包含该网络接口的节点至其它节点的通信路径对应的迂回路径的迂回路径信息进行保持；以及接收处理部，在网络接口从外部网络接收到以该并行计算机的节点为目的地的数据的情况下，该接收处理部将与从包含该网络接口的节点至数据的目的地节点的通信路径对应的迂回路径信息设定为数据，并向目的地节点发送设定有迂回路径信息的数据。
并行计算机节点装置以及控制方法

[发明专利]处理器以及处理方法-CN201410041737.8有效
发明人： 安岛雄一郎 -专利权人：富士通株式会社
申请日： 2014-01-28 - 公布日： 2017-04-12 - 主分类号： G06F17/16 文献下载
摘要：本发明公开了一种处理器以及处理方法。在该处理器中包括有多个乘法器和多个加法器以执行矩阵乘积处理，算术处理中涉及的输入矢量数据的每个数据被用于两个乘法器中，从而使用单一指令来执行在矩阵乘积运算中的不同行和不同列的元素的算术处理，这使得能够共享输入数据以减少在整个矩阵乘积处理中数据移动的次数并且减少功率消耗。
处理器以及处理方法

[发明专利]数据通信装置、数据发送方法以及计算机系统-CN201180073556.8有效
发明人： 安岛雄一郎;井上智宏;平本新哉 -专利权人：富士通株式会社
申请日： 2011-09-21 - 公布日： 2014-05-21 - 主分类号： H04L29/08 文献下载
摘要：通过具备：发送间隔计算部（11），其基于针对发送出的发送数据的响应数据所到达的到达实际时刻与对从其他数据通信装置发送出的响应数据到达数据通信装置为止所经过的中继装置的个数乘以经过一个中继装置时所需要的转送延迟时间而计算出的到达预测时刻的差值、和数据的通信路径上的中继装置（20）的缓冲器尺寸，来计算数据的实效转送速度，并基于计算出的实效转送速度来计算发送数据间的发送间隔；和发送控制部（12），其基于计算出的发送间隔来进行发送数据的发送控制，由此在构成为规则网的相互耦合网络中高效地实现拥塞控制。
数据通信装置数据发送方法以及计算机系统

[发明专利]信息处理装置、并行计算机系统以及运算处理装置的控制方法-CN201180070697.4有效
发明人： 安岛雄一郎;井上智宏;平本新哉 -专利权人：富士通株式会社
申请日： 2011-04-07 - 公布日： 2014-01-08 - 主分类号： G06F12/08 文献下载
摘要：构成并行计算机系统（1）的信息处理装置（2）具有保持数据的存储器（6）和处理器（3），上述处理器（3）具有保持在存储器（6）中保持的数据的一部分的高速缓冲存储器（5）以及使用在存储器（6）或者高速缓冲存储器（5）中保持的数据来进行运算的处理器内核（4）。另外，信息处理装置（2）具有通信装置（10），上述通信装置（10）判定从其他信息处理装置（2a）接收到的数据是否是处理器内核（4）正在等候的数据，在判定为接收到的数据是处理器内核（4）正在等候的数据的情况下，将接收到的数据保存在高速缓冲存储器（5）中。此外，在判定为接收到的数据不是处理器内核（4）正在等候的数据的情况下，通信装置（10）将接收到的数据保存在存储器（6）中。
信息处理装置并行计算机系统以及运算处理控制方法

[发明专利]并行计算机、通信控制装置以及通信控制方法-CN201180069370.5有效
发明人：平本新哉;追永勇次;安岛雄一郎;井上智宏 -专利权人：富士通株式会社
申请日： 2011-03-22 - 公布日： 2013-12-11 - 主分类号： H04L12/931 文献下载
摘要：在具有进行运算处理的多个节点且将节点间连接成能够相互通信的并行计算机的节点中，具备：计测单元，其基于节点间的通信方式来计测到各目的地节点为止的通信带宽；以及控制单元，其按照计测单元计测出的通信带宽来控制向目的地节点发送的包大小。
并行计算机通信控制装置以及方法

[发明专利]信息处理设备、并行计算机系统及其控制方法-CN201210046987.1有效
发明人：平本新哉;安岛雄一郎;井上智宏 -专利权人：富士通株式会社
申请日： 2012-02-27 - 公布日： 2012-10-17 - 主分类号： H04L12/56 文献下载
摘要：本发明公开了一种信息处理设备、并行计算机系统及其控制方法。所述信息处理设备经由多条路由连接到并行计算机系统中的其他信息处理设备，所述信息处理设备包括：运算处理装置，用于发出用于收集拥塞信息和用于通信的指令；路由信息保存单元，用于保存用于执行通信的路由信息；发送单元，用于向多条路由中的任意一条发送拥塞信息收集包；接收单元，用于从多条路由中的任意一条接收与拥塞信息收集包对应的拥塞信息收集响应包；以及控制单元，用于使得发送单元发送拥塞信息收集包，基于拥塞信息收集响应包中包括的拥塞信息从路由信息保存单元中选择路由信息，并且使得发送单元基于所选择的路由信息执行由运算处理装置指示的通信。
信息处理设备并行计算机系统及其控制方法

[发明专利]归约运算装置、处理器和计算机系统-CN201110201689.0有效
发明人：平本新哉;安岛雄一郎;井上智宏 -专利权人：富士通株式会社
申请日： 2011-07-14 - 公布日： 2012-04-04 - 主分类号： G06F9/302 文献下载
摘要：归约运算装置检测并行处理的归约算术运算中的运算类型或者数据类型的不对应。归约运算装置被输入多个同步信号和数据，其设置对应于归约运算的下一个阶段的多个输入同步信号和多个数据的每一个发送目的地，并且执行归约运算。在同步被建立之后，归约运算装置中的同步单元检测包括在归约运算的指令中的运算类型或者数据类型的不对应，并且控制算术单元的算术运算。
运算装置处理器计算机系统

[发明专利]作业调度设备和作业调度方法-CN201010178474.7有效
发明人： 安岛雄一郎;久门耕一;住元真司 -专利权人：富士通株式会社
申请日： 2010-05-13 - 公布日： 2010-12-22 - 主分类号： G06F9/50 文献下载
摘要：作业调度设备和作业调度方法。当分配未分配的排队作业时，通过使用具有分配了活动作业的网状结构的CDA，作业调度设备(100)扫描包括关于作业的分配事件和释放事件的信息的事件列表、确定被保留的对应于排队作业的子网处的坐标和时间并且通过在CDA上重叠它们来安排子网。
作业调度设备方法

[发明专利]具有连接成多维矩阵的节点的系统及其控制方法以及设备-CN201010138304.6无效
发明人： 安岛雄一郎;井上智宏;平本新哉 -专利权人：富士通株式会社
申请日： 2010-03-18 - 公布日： 2010-09-22 - 主分类号： H04L12/56 文献下载
摘要：公开了一种具有连接成多维矩阵的多个节点的系统及其控制方法以及一种设备，该系统具有连接成多维矩阵并且分别具有节点地址的多个节点，每个节点具有：处理器；以及路由器，用于当其自身节点的第n维的地址与目标节点的第n维的地址匹配时将请求包发送至位于第n+1维中的与其自身节点相邻的节点，以及当其自身节点的第n+1维的地址与响应包的第n+1维的地址匹配时将响应包发送至位于第n维中的与其自身节点相邻的节点，其中路由器当请求包的地址在所有维中都与其自身节点的节点地址完全匹配时终止请求包，将由请求包传达的数据传送至其自身节点的处理器以供处理。
具有连接多维矩阵节点系统及其控制方法以及设备

[发明专利]网络接口设备-CN201010112715.8有效
发明人： 安岛雄一郎;井上智宏;平本新哉 -专利权人：富士通株式会社
申请日： 2010-02-04 - 公布日： 2010-09-08 - 主分类号： H04L12/56 文献下载
摘要：本发明提供了一种网络接口设备。所述网络接口设备连接到计算机并且经由网络执行通信，其包括：第一管理单元，其通过端口号来识别通信连接，并且通过存储在存储单元中并且与端口号相关联的上下文来管理每个端口的通信连接状态；第二管理单元，其管理上下文的存储状态；以及控制单元，其参考上下文，并且在端口间执行建立通信连接的示例性操作和切断通信连接的示例性操作。
网络接口设备

[发明专利]I/O控制器和描述符传输方法-CN201010002584.8有效
发明人：平本新哉;安岛雄一郎;井上智宏 -专利权人：富士通株式会社
申请日： 2010-01-19 - 公布日： 2010-08-04 - 主分类号： G06F13/12 文献下载
摘要：提供了I/O控制器和描述符传输方法。可与I/O设备相连接的、且指令I/O设备执行处理的I/O控制器包括：描述符传输设备，该描述符传输设备传输指示要执行的处理的内容的描述符；以及执行指令单元，该执行指令单元指令I/O设备执行基于从描述符传输设备所传输的描述符的处理；其中描述符传输设备包括：存储器，用于存储描述符；描述符读取单元，该描述符读取单元根据来自处理器的与描述符读取源相关的指示而从存储描述符的主存储器或所述存储器读取所指示的描述符；以及描述符传输单元，该描述符传输单元将所读取的描述符传输至执行指令单元。
控制器描述传输方法

[发明专利]屏障同步设备、屏障同步系统以及屏障同步方法-CN200910224763.3有效
发明人：平本新哉;安岛雄一郎;井上智宏 -专利权人：富士通株式会社
申请日： 2009-11-17 - 公布日： 2010-06-16 - 主分类号： G06F15/173 文献下载
摘要：本发明公开了一种屏障同步设备、屏障同步系统以及屏障同步方法，其中该屏障同步设备包括接收装置，其在接收到第一同步信号时将第一同步信号传送到同步装置，其中根据包括屏障同步算法和执行条件的设置条件而在所述第一同步信号中预先设置了传送目的地。同步装置对根据设置条件预先设置的n个第一同步信号进行同步，其中n为正整数，并且在建立同步之后，指示对根据设置条件预先设置了传送目的地的m个第二同步信号的传送，其中m为正整数。当从同步装置接收到表示传送指示的传送指示信息时，传送装置将第二同步信号传送到预先设置的m个传送目的地。
屏障同步设备系统以及方法

[发明专利]用于发送和接收分组的系统-CN200910146399.3有效
发明人：井上智宏;安岛雄一郎;平本新哉 -专利权人：富士通株式会社
申请日： 2009-06-26 - 公布日： 2010-01-06 - 主分类号： H04L12/56 文献下载
摘要：公开了用于发送和接收分组的系统。系统具有发送机和接收机，发送机用于发送分组的序列，发送机具有：第一计数器，用于存储第一序列号；第一生成单元，用于基于每个分组中的头部和数据以及第一序列号生成用于校验每个分组中的差错的差错校验码；和发送单元，用于连同每个差错校验码一起发送每个分组，接收机具有：第二计数器，用于存储第二序列号；第二生成单元，用于基于从发送机接收到的每个分组中的头部和数据以及第二序列号生成用于校验每个分组中的差错的差错校验码；和差错校验单元，用于校验分组序列中的差错。
用于发送接收分组系统

1
共 15 条