“严迪超”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果10个，建议您升级VIP下载更多相关专利

[发明专利]时钟检测电路、时钟检测方法、时钟校准装置及时钟校准方法-CN202211164336.2在审
发明人：黄泽蓬;严迪超;陈志勇 -专利权人：北京奕斯伟计算技术股份有限公司;广州全盛威信息技术有限公司
申请日： 2022-09-23 - 公布日： 2022-12-30 - 主分类号： H03K5/125 文献下载
摘要：本申请公开了一种时钟检测电路、时钟检测方法、时钟校准装置及时钟校准方法。该时钟检测电路包括：频率调整模块，基于基准时钟信号的频率与参考频率之间的第一比值调整基准时钟信号以获得第一时钟信号，基于待测时钟信号的目标频率与参考频率之间的第二比值调整待测时钟信号以获得第二时钟信号；频率检测模块，基于第一时钟信号和第二时钟信号在存储单元内进行数据读写，并根据存储单元的输出信息判断待测时钟信号的实际频率与目标频率是否一致。该时钟检测电路可以准确地检测待测时钟信号的频率。
时钟检测电路方法校准装置

[发明专利]控制装置、数据处理的方法、存储系统、SOC-CN202210742596.7在审
发明人：陈志勇;冯奎景;严迪超;黄泽蓬 -专利权人：北京奕斯伟计算技术股份有限公司;广州全盛威信息技术有限公司
申请日： 2022-06-28 - 公布日： 2022-10-14 - 主分类号： G06F15/78 文献下载
摘要：本公开提供了一种控制装置，包括总线接口、存储器接口、一次性写入存储单元，以及安全单元；所述总线接口用于连接片上系统SOC的总线；所述总线接口的个数为一个或多个，至少部分所述总线接口经过所述安全单元连接所述存储器接口；所述存储器接口用于连接所述SOC的存储器：所述一次性写入存储单元中存储有加解密密钥；所述安全单元与所述一次性写入存储单元连接；所述安全单元包括：加解密模块，用于根据所述加解密密钥对经所述安全单元写入所述存储器的数据进行加密，以及对经所述安全单元从所述存储器读出的数据进行解密。本公开还提供了一种数据处理的方法、存储系统、SOC。
控制装置数据处理方法存储系统 soc

[发明专利]用于直接存储器访问的数据传输方法和装置-CN202111624405.9在审
发明人：李锐;冯奎景;严迪超 -专利权人：北京奕斯伟计算技术有限公司;广州全盛威信息技术有限公司
申请日： 2021-12-28 - 公布日： 2022-05-13 - 主分类号： G06F13/28 文献下载
摘要：一种用于直接存储器访问的数据传输方法和装置。该数据传输方法包括：获取并解析要传输的目标数据的传输信息；启动硬件定时单元产生定时信息；基于传输信息通过总线获取目标数据；响应于目标数据到达直接存储器访问的时间位于基于定时信息的预定时间窗内，确定目标数据为时效数据且对目标数据进行处理。该数据传输方法可以减少CPU的参与，并以较少的硬件资源完成数据的定时搬运，从而可以实现DMA高精度定时传输数据。
用于直接存储器访问数据传输方法装置

[实用新型]分频器、时钟信号生成电路和电子设备-CN202120918158.2有效
发明人：杨新;冯奎景;严迪超 -专利权人：北京奕斯伟计算技术有限公司;广州全盛威信息技术有限公司
申请日： 2021-04-29 - 公布日： 2022-03-15 - 主分类号： H03L7/181 文献下载
摘要：本申请提供了一种分频器、时钟信号生成电路和电子设备。该分频器包括：第一信号发生单元生成包括至少一个第一信号的第一信号序列，时钟信号序列的每组时钟信号包括2n+1个时钟信号；第一信号的跳变沿，与一组时钟信号的第n+2个时钟信号的跳变沿对应；反相单元；第二信号发生单元生成包括至少一个第二信号的第二信号序列，第二信号中，跳变沿与一组反相时钟信号中第1个反相时钟信号的跳变沿对应，反相跳变沿与第n+1个反相时钟信号的跳变沿对应；组合逻辑单元对第一信号序列和第二信号序列做组合逻辑运算；二分频单元用于生成等占空比的2n+1分频信号序列。本申请能够降低竞争冒险的几率，降低产生信号毛刺几率。
分频器时钟信号生成电路电子设备

[实用新型]一种地下车库防撞柱网-CN202022416954.4有效
发明人： 严迪超 -专利权人：杭州博牛建筑设计咨询有限公司
申请日： 2020-10-27 - 公布日： 2021-09-14 - 主分类号： E04H6/42 文献下载
摘要：本实用新型公开了一种地下车库防撞柱网，包括若干根设置在地下车库的地面与天花板之间的立柱，至少位于停车位靠近车道一侧的所述立柱的柱体本体表面上设有弧形平滑面，所述弧形平滑面位于柱体本体靠近停车位的进出入侧处，通过在柱体本体靠近停车位的进出入侧处设置弧形平滑面，去除尖角，利用弧线过渡，使汽车在相同角度的出入库路径下，避免或减少刮擦事故的发生，同时有效缩小柱间距，提高车库利用率。
一种地下车库防撞柱网

[发明专利]插值滤波电路、插值滤波器、控制方法、装置及存储介质-CN202110673912.5在审
发明人： 严迪超;冯奎景;杨新 -专利权人：北京奕斯伟计算技术有限公司;广州全盛威信息技术有限公司
申请日： 2021-06-17 - 公布日： 2021-09-03 - 主分类号： H03H17/06 文献下载
摘要：本申请实施例提供了一种插值滤波电路、插值滤波器、控制方法、装置及存储介质。该插值滤波电路，包括：数据预处理单元，用于根据指定的通信协议对应的插值处理模式，对原始数据进行插值处理，得到预处理数据；数据滤波单元，与数据预处理单元电连接，用于根据与插值处理模式相对应的滤波阶数，对预处理数据进行滤波，得到与通信协议对应的第一待发射信号。本申请实施例能够根据不同的通信协议进行插值处理和滤波处理，从而达到不同的滤波效果，实现了多种协议模式下对于带外的最优抑制，同时优化了资源消耗和功耗，降低了设备成本。
滤波电路滤波器控制方法装置存储介质

[发明专利]分频器及其控制方法、时钟信号生成电路和电子设备-CN202110473522.3在审
发明人：杨新;冯奎景;严迪超 -专利权人：北京奕斯伟计算技术有限公司;广州全盛威信息技术有限公司
申请日： 2021-04-29 - 公布日： 2021-07-23 - 主分类号： H03L7/181 文献下载
摘要：本申请提供了一种分频器及其控制方法、时钟信号生成电路和电子设备。该分频器包括：第一信号发生单元生成包括至少一个第一信号的第一信号序列，时钟信号序列的每组时钟信号包括2n+1个时钟信号；第一信号的跳变沿，与一组时钟信号的第n+2个时钟信号的跳变沿对应；反相单元；第二信号发生单元生成包括至少一个第二信号的第二信号序列，第二信号中，跳变沿与一组反相时钟信号中第1个反相时钟信号的跳变沿对应，反相跳变沿与第n+1个反相时钟信号的跳变沿对应；组合逻辑单元对第一信号序列和第二信号序列做组合逻辑运算；二分频单元用于生成等占空比的2n+1分频信号序列。本申请能够降低竞争冒险的几率，降低产生信号毛刺几率。
分频器及其控制方法时钟信号生成电路电子设备

[发明专利]一种基于FIR滤波器的滤波方法、装置、设备及储存介质-CN201911283089.6在审
发明人： 严迪超 -专利权人：深圳市中兴微电子技术有限公司
申请日： 2019-12-13 - 公布日： 2021-06-18 - 主分类号： H03H17/00 文献下载
摘要：本申请提出一种基于FIR滤波器的滤波方法、装置、系统和存储介质。该方法包括：获取预设滤波阶数和预设降采倍数；根据所述预设降采倍数，选择相应数量的滤波器复用单元作为使用滤波器复用单元；其中，所述FIR滤波器包括多个所述滤波器复用单元；根据所述预设滤波阶数，配置所述使用滤波器复用单元滤波使用的阶数；根据所述预设降采倍数，通过所述使用滤波器复用单元对分配至自身的输入数据进行滤波处理，输出单元滤波数据；将所述单元滤波数据合并输出。通过滤波阶数和降采倍数，选择相应数量的滤波器复用单元，进行对应阶数的抽取滤波，滤波器支持的处理场景更加丰富，并减少了资源消耗和逻辑实现的代码量。
一种基于 fir 滤波器滤波方法装置设备储存介质

[发明专利]一种地下车库防撞柱网-CN202011162302.0在审
发明人： 严迪超 -专利权人：杭州博牛建筑设计咨询有限公司
申请日： 2020-10-27 - 公布日： 2021-03-23 - 主分类号： E04H6/42 文献下载
摘要：本发明公开了一种地下车库防撞柱网，包括若干根设置在地下车库的地面与天花板之间的立柱，至少位于停车位靠近车道一侧的所述立柱的柱体本体表面上设有弧形平滑面，所述弧形平滑面位于柱体本体靠近停车位的进出入侧处，通过在柱体本体靠近停车位的进出入侧处设置弧形平滑面，去除尖角，利用弧线过渡，使汽车在相同角度的出入库路径下，避免或减少刮擦事故的发生，同时有效缩小柱间距，提高车库利用率。
一种地下车库防撞柱网

[发明专利]一种滤波方法及滤波器-CN201410256603.8在审
发明人：赵百超;冯奎景;严迪超 -专利权人：深圳市中兴微电子技术有限公司
申请日： 2014-06-10 - 公布日： 2016-02-10 - 主分类号： H03H17/02 文献下载
摘要：本发明公开了一种滤波方法，获取长期演进(LTE)系统带宽匹配的采样率与输入信号的采样率的关系，根据获取的关系选择滤波模块，并利用选择的滤波模块对输入信号进行滤波。本发明还同时公开了一种滤波器。
一种滤波方法滤波器

1
共 10 条