“霍元宏”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]一种支持多种加解密算法的处理器及其实现方法-CN202010361102.1有效
发明人：朱泳明;刘钰;赵旭莹;霍元宏;梁华岳;张达;张丽雅 -专利权人：北京中科晶上科技股份有限公司
申请日： 2020-04-30 - 公布日： 2023-10-27 - 主分类号： G06F21/72 文献下载
摘要：本发明公开了一种支持多种加解密算法的处理器及其实现方法，其中，处理器包括控制单元、存储单元及数据通路；所述存储单元包括读重排列模块；所述数据通路包括：第一非线性操作模块、第一逻辑运算模块、第一级运算流水结果暂存模块、第二逻辑运算模块、第二级运算流水结果暂存模块、第二非线性操作模块、第三逻辑运算模块和写回模块；数据通路本轮次加解密运算结果由写回模块从第一级运算流水结果暂存模块或第二级运算流水结果暂存模块或第三逻辑运算模块数据中选择输出。本发明将加解密过程模块化，对多种加解密算法的相同部分进行硬件复用，实现多种加解密算法使用较少硬件电路，可实现对处理器功能进行扩展，使其支持更多加解密算法。
一种支持多种解密算法处理器及其实现方法

[发明专利]一种QC-LDPC码的译码方法、模块及装置-CN201910139816.5有效
发明人：赵旭莹;刘钰;梁华岳;张丽雅;张达;朱泳明;孙刚;杨小军;石晶林;霍元宏 -专利权人：北京中科晶上科技股份有限公司
申请日： 2019-02-26 - 公布日： 2023-02-07 - 主分类号： H03M13/11 文献下载
摘要：本发明提供一种QC‑LDPC码的译码方法、模块及装置。该方法包括：根据QC‑LDPC码的校验矩阵及第一移位信息计算Z层变量节点传递给校验节点的外部信息；根据Z层变量节点传递给校验节点的外部信息对Z层校验节点同时进行更新；Z为自然数；根据更新后的Z层校验节点同时对Z层变量节点进行更新，并将更新后的Z层变量节点根据第二移位信息进行移位；根据移位后的变量节点进行判决，根据判决结果确定是否停止迭代更新，以便输出译码结果。本发明实施例提供的QC‑LDPC码的译码方法提高了译码效率，节省了译码时间，而且适用性广，灵活性高。
一种 qc ldpc 译码方法模块装置

[发明专利]神经网络处理的方法、装置与系统-CN202080089427.7在审
发明人：洪宗会;霍元宏;沈广冲;张广飞 -专利权人：北京算能科技有限公司
申请日： 2020-01-16 - 公布日： 2022-08-02 - 主分类号： G06N3/063 文献下载
摘要：一种神经网络处理的方法、装置(100)与系统(1000)，该装置(100)包括：第一计算阵列(10)，用于执行第一类神经网络运算；第二计算阵列(20)，用于执行第二类神经网络运算，第二类神经网络运算不同于第一类神经网络运算；控制模块(30)，用于控制第一计算阵列(10)执行第一类神经网络运算，以及控制第二计算阵列(20)执行第二类神经网络运算。通过包括多个用于执行神经网络中不同类型的运算的计算阵列，从而可以实现对神经网络中多种类型的运算进行加速，从而可以提高深度神经网络的计算效率。
神经网络处理方法装置系统

[发明专利]计算机可读取存储介质、内存指针的编译方法和装置-CN202111030954.3在审
发明人： 霍元宏;章嘉晨;丁阳;王亮 -专利权人：上海壁仞智能科技有限公司
申请日： 2021-09-03 - 公布日： 2021-11-30 - 主分类号： G06F8/41 文献下载
摘要：本发明涉及一种存储介质、内存指针的编译方法和装置，该编译方法包含：分析编译单元中的内容，用于确定指针操作数和指针形式参数所指向的物理地址空间；为每个能够确定物理地址空间的第一指针操作数和第一指针形式参数更新编译单元中的代码，用于让第一指针操作数和第一指针形式参数携带物理地址空间信息；针对每个不能够确定物理地址空间的第二指针操作数和第二指针形式参数，插入调用编码函数的指令和/或调用解码函数的指令，用于让编译单元被执行时确定第二指针操作数和第二指针形式参数所指向的物理地址空间。本发明通过如上所述的编译方法，当芯片架构中没有支持泛型指针的硬件而软件中使用了泛型指针，软件依然可以正常运行。
计算机读取存储介质内存指针编译方法装置

[发明专利]基于卷积的数据处理方法和设备-CN201911416426.4在审
发明人：屈家丽;霍元宏;沈广冲;张广飞 -专利权人：北京比特大陆科技有限公司
申请日： 2019-12-31 - 公布日： 2021-07-16 - 主分类号： G06N3/063 文献下载
摘要：本申请实施例提供一种基于卷积的数据处理方法和设备，其中，该方法包括：读取卷积阵列中的各卷积核存储单元中的同一卷积维度上的权重参数单元，并读取待处理数据中的各移动窗口下的与卷积维度对应的特征数据；将各移动窗口下的与卷积维度对应的特征数据、与卷积阵列中的各卷积核存储单元中的同一卷积维度上的权重参数单元之间分别进行卷积运算，得到各输出数据；根据在各特征数据上所得到的输出数据，得到各输出维度上的数据组合，以得到输出数据。降低读取卷积核存储单元的次数，降低读取特征数据的次数。降低对内部数据传输带宽的占用，不需要占用更多的内部数据传输带宽，降低对其他的数据传输和数据过程的影响。
基于卷积数据处理方法设备

[实用新型]神经网络处理的装置与系统-CN202020098602.6有效
发明人：洪宗会;霍元宏;沈广冲;张广飞 -专利权人：北京比特大陆科技有限公司
申请日： 2020-01-16 - 公布日： 2020-07-03 - 主分类号： G06N3/063 文献下载
摘要：本申请提供一种神经网络处理的装置与系统，该装置包括：第一计算阵列，用于执行第一类神经网络运算；第二计算阵列，用于执行第二类神经网络运算，第二类神经网络运算不同于第一类神经网络运算；控制模块，用于控制第一计算阵列执行第一类神经网络运算，以及控制第二计算阵列执行第二类神经网络运算。通过包括多个用于执行神经网络中不同类型的运算的计算阵列，从而可以实现对神经网络中多种类型的运算进行加速，从而可以提高深度神经网络的计算效率。
神经网络处理装置系统

[发明专利]基于比特或字节并行加速的处理器-CN201510324754.7有效
发明人：刘大可;霍元宏 -专利权人：北京理工大学
申请日： 2015-06-12 - 公布日： 2017-06-16 - 主分类号： G06F9/38 文献下载
摘要：本发明公开了一种基于比特或字节流并行加速的处理器，包括代码区模块，取指与译码模块，地址生成模块、数据区模块、第一交织网络模块、数据通路模块、第二交织网络模块；所述代码区模块与所述取指与译码模块相连，所述取指与译码模块与所述地址生成模块相连，所述地址生成模块与所述数据区模块相连，所述数据区模块与所述第一交织网络模块相连，所述第一交织网络模块与所述数据通路模块相连，所述数据通路模块与所述第二交织网络模块相连。该处理器具有高并行度，高通量，硅面积开销小，功耗小能够提供足够灵活性，在应用需求发生变化时，通过软件编程就可以实现支持，使得产品的生命周期更长。
基于比特字节并行加速处理器

1
共 7 条