“陆思安”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]基于无线高速总线的新型封装系统芯片NPSC架构-CN202210505173.3在审
发明人： 陆思安;张侠;董科 -专利权人：青岛青软晶尊微电子科技有限公司
申请日： 2022-05-10 - 公布日： 2022-08-09 - 主分类号： H01L25/18 文献下载
摘要：本发明涉及集成电路技术领域，具体涉及一种基于无线高速总线的新型封装系统芯片NPSC架构，由一个或多个小芯片相互堆叠或该一个或多个小芯片与一个或多个存储裸片相互堆叠构成；其中，该一个或多个小芯片均集成有硅基光收发器IP模块，且该一个或多个小芯片集成的硅基光收发器IP模块连接同一激光发生器。本发明将小芯片堆叠在一起或与存储裸片堆叠在一起，无需构建复杂片上系统，将大型复杂系统芯片分解为较小的小芯片chiplet，与单颗裸片相比具有更高的良率和更低的成本，解决了超大规模集成电路芯片对连接各子系统之间的片上高速总线的数据传送带宽需求与实际有线高速总线的数据传送带宽能力之间矛盾的问题。
基于无线高速总线新型封装系统芯片 npsc 架构

[发明专利]机台测试中扫描路径上的保持时间违例处理方法及系统-CN201611213494.7有效
发明人：荆泉;刘春燕;陆思安 -专利权人：北京国睿中数科技股份有限公司;中国电子科技集团公司第十四研究所
申请日： 2016-12-23 - 公布日： 2020-10-13 - 主分类号： G11C29/56 文献下载
摘要：本发明提出一种机台测试中扫描路径上的保持时间违例处理方法及系统，该方法包括以下步骤：获取发生保持时间违例的违例寄存器在当前扫描链中的位置；根据违例寄存器在当前扫描链中的位置，向自动测试向量生成工具发送第一至第三控制指令；自动测试向量生成工具根据第一控制指令对违例寄存器之前的寄存器的输入和输出进行控制，以及根据第二控制指令对违例寄存器之后的寄存器的输入和输出进行控制，以及根据第三控制指令对违例寄存器的输入和输出进行控制。本发明能够尽可能恢复保持时间违例所引起的测试覆盖率损失，从而有效恢复丢失的测试覆盖率。
机台测试扫描路径保持时间违例处理方法系统

[发明专利]具有低功耗扫描触发器的集成电路-CN201410711767.5有效
发明人： 陆思安;王浩 -专利权人：恩智浦美国有限公司
申请日： 2014-09-29 - 公布日： 2019-11-08 - 主分类号： G01R31/3187 文献下载
摘要：本发明涉及具有低功耗扫描触发器的集成电路。一种扫描‑可测试集成电路，包括第一触发器和第二触发器。第一触发器包括第一锁存器和第二锁存器，以及第二触发器包括第三锁存器和第四锁存器以及逻辑电路。在扫描测试的扫描‑移位模式期间，第一触发器将测试模板的第一比特移入第二触发器。接着第一触发器将测试模板的第二比特移入第二触发器。当第一比特和第二比特的逻辑状态相同时，逻辑电路将提供给第三锁存器的时钟信号失效，其中第三锁存器是主锁存器。第三锁存器和第四锁存器的输出端子保持在与第一比特相对应的逻辑状态，由此减小功率损耗。
具有功耗扫描触发器集成电路

[发明专利]可重构集成电路-CN201210141356.8有效
发明人：张旭;C·J·莱玛;刘凯;陆思安;王浩;章沙雁;张旺根 -专利权人：恩智浦美国有限公司
申请日： 2012-05-09 - 公布日： 2018-10-19 - 主分类号： H03K19/177 文献下载
摘要：一种可重构集成电路（IC），具有包括电路输入端子和电路输出端子的IC接口端子。旁通控制器和旁通电路相互耦接，并且，旁通控制器和旁通电路与电路输入端子中的至少一个和电路输出端子中的至少一个耦接。处理电路具有与旁通电路耦接的多个电路模块。处理电路与电路输入端子中的至少一个和电路输出端子中的至少一个耦接。在操作中，旁通控制器控制旁通电路将IC接口端子中的至少一对IC接口端子选择性地耦接在一起，所述IC接口端子对包括电路输入端子中的一个和电路输出端子中的一个。当所述对的IC接口端子耦接在一起时，电路模块中的至少一个被与所述对的IC接口端子选择性地去耦接。
可重构集成电路