“金在泽”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果27个，建议您升级VIP下载更多相关专利

[发明专利]半导体存储器装置-CN202310074050.3在审
发明人：金宰浩;金在泽;高汉娜 -专利权人：爱思开海力士有限公司
申请日： 2023-01-16 - 公布日： 2023-10-24 - 主分类号： H10B43/35 文献下载
摘要：本公开涉及半导体存储器装置，该半导体存储器装置包括：第二下绝缘层；虚设层叠物，其位于第二下绝缘层上；源极结构，其布置在与第二下绝缘层基本相同的高度；单元层叠物，其位于源极结构上；多个接触插塞，其穿过虚设层叠物；以及虚设接触件，其穿过虚设层叠物的一部分并布置在接触插塞之间。
半导体存储器装置

[发明专利]半导体存储器装置及其制造方法-CN202211547247.6在审
发明人： 金在泽;郑蕙英 -专利权人：爱思开海力士有限公司
申请日： 2022-12-05 - 公布日： 2023-10-17 - 主分类号： H10B43/00 文献下载
摘要：提供了一种半导体存储器装置及其制造方法。该半导体存储器装置包括：下结构，其中限定有单元区域和芯片保护区域，其中，单元区域和芯片保护区域沿着第一方向划分；第一下层叠结构，其在芯片保护区域中形成在下结构上，该第一下层叠结构包括多个第一下材料层，该第一下层叠结构包括沿其边缘形成的第一蚀刻停止层；第一上层叠结构，其在芯片保护区域中形成在第一下层叠结构上，该第一上层叠结构包括多个第一上材料层；以及第一狭缝，其在芯片保护区域中穿透第一上层叠结构以暴露第一蚀刻停止层。
半导体存储器装置及其制造方法

[发明专利]半导体装置-CN202210703826.9在审
发明人： 金在泽 -专利权人：爱思开海力士有限公司
申请日： 2022-06-21 - 公布日： 2023-09-22 - 主分类号： H10B63/00 文献下载
摘要：本公开涉及一种半导体装置。一种半导体装置包括：第一存储块，其具有第一块节距；以及第二存储块，其与第一存储块属于同一平面，第二存储块比第一存储块更靠近平面边缘，该平面边缘是平面的边缘，其中，第二存储块具有大于第一块节距的第二块节距。
半导体装置

[发明专利]存储器装置及其制造方法-CN202210839795.X在审
发明人： 金在泽 -专利权人：爱思开海力士有限公司
申请日： 2022-07-18 - 公布日： 2023-07-18 - 主分类号： H10B41/10 文献下载
摘要：本文可提供一种存储器装置及其制造方法。该存储器装置可包括：形成在源极线上的多个存储块，所述多个存储块通过狭缝分离；形成在狭缝中的源极触点；平行布置在存储块上方的多条正常位线，所述多条正常位线在第一方向上间隔开并且在第二方向上延伸；设置在多条正常位线之间的多个虚设组，多个虚设组中的每一个包括虚设位线；在第一方向上延伸并且接触虚设组的端部的第一虚设焊盘；形成在第一虚设焊盘上的第一上触点；以及形成在虚设位线和源极触点之间的下触点。
存储器装置及其制造方法

[发明专利]存储器装置及制造存储器装置的方法-CN202210820020.8在审
发明人： 金在泽 -专利权人：爱思开海力士有限公司
申请日： 2022-07-13 - 公布日： 2023-06-27 - 主分类号： H10B43/35 文献下载
摘要：本文提供的可以是存储器装置及制造存储器装置的方法。存储器装置可以包括：连接结构，其形成在基板上；下接触，其形成在连接结构上；上接触，其形成在下接触上；虚设图案，其被配置为包围下接触并且与下接触间隔开；蚀刻停止图案，其形成在虚设图案的上部区域中；以及虚设接触，其形成在蚀刻停止图案上方。
存储器装置制造方法

[发明专利]半导体存储器装置及其制造方法-CN202210776749.X在审
发明人： 金在泽 -专利权人：爱思开海力士有限公司
申请日： 2022-07-04 - 公布日： 2023-06-23 - 主分类号： H10B41/35 文献下载
摘要：本公开涉及一种半导体存储器装置及其制造方法。该半导体存储器装置包括：栅极层叠体，其包括在垂直方向上交替地层叠在基板上的层间绝缘层和导电图案；沟道结构，其穿透栅极层叠体的至少一部分并且具有向上突出高于栅极层叠体的第一端；存储器层，其包围沟道结构的侧壁；以及源极层，其形成在栅极层叠体上。所述沟道结构包括：芯绝缘层，其形成在沟道结构的中央区域中并且在垂直方向上延伸；以及沟道层，其包围芯绝缘层的侧壁并且形成为在垂直方向上高于芯绝缘层和存储器层。
半导体存储器装置及其制造方法

[发明专利]存储器装置及其制造方法-CN202210491049.6在审
发明人： 金在泽;郑蕙英 -专利权人：爱思开海力士有限公司
申请日： 2022-05-07 - 公布日： 2023-03-28 - 主分类号： H10B41/40 文献下载
摘要：公开了存储器装置及其制造方法。一种存储器装置包括：源极层，在源极层上限定有单元区和外围电路区；存储块，其在单元区中形成于源极层上；狭缝，其形成于存储块之间。存储器装置还包括电阻器，其在外围电路区中形成于源极层中；接触件，其形成于电阻器上；以及金属线，其形成于接触件上并连接至外围电路。
存储器装置及其制造方法

[发明专利]半导体存储器装置及制造半导体存储器装置的方法-CN202210281439.0在审
发明人： 金在泽;郑蕙英 -专利权人：爱思开海力士有限公司
申请日： 2022-03-22 - 公布日： 2023-02-24 - 主分类号： H10B43/27 文献下载
摘要：本申请涉及半导体存储器装置及制造半导体存储器装置的方法。一种半导体存储器装置包括穿过源极结构的放电接触件、设置在源极结构的局部区域上的栅极层叠物、穿过栅极层叠物的垂直结构、以及在垂直结构与放电接触件之间穿过源极结构的绝缘图案。
半导体存储器装置制造方法

[发明专利]半导体器件及其制造方法-CN201810275599.8有效
发明人：朴海赞;金在泽 -专利权人：爱思开海力士有限公司
申请日： 2018-03-30 - 公布日： 2022-11-29 - 主分类号： H01L27/115 文献下载
摘要：半导体器件及其制造方法。一种半导体器件包括设置在基板上的层叠结构，该层叠结构包括牺牲层和绝缘层交替地层叠的第一区域以及导电层和绝缘层交替地层叠的第二区域。该层叠结构还包括设置在第一区域与第二区域之间的边界处的第一狭缝绝缘层，其中，该第一狭缝绝缘层穿透层叠结构并在一个方向上延伸。该层叠结构还包括设置在第二区域中的多个狭缝绝缘图案，其中，所述多个狭缝绝缘图案穿透层叠结构并沿着所述一个方向布置。导电层当中的至少一个导电层在第一狭缝绝缘层与狭缝绝缘图案之间弯曲。
半导体器件及其制造方法

[发明专利]半导体装置以及该半导体装置的制造方法-CN202110692916.8在审
发明人： 金在泽 -专利权人：爱思开海力士有限公司
申请日： 2021-06-22 - 公布日： 2022-05-27 - 主分类号： H01L27/11582 文献下载
摘要：本公开涉及一种半导体装置以及该半导体装置的制造方法。半导体装置包括：单元层叠结构，该单元层叠结构包括交叠层叠的第一单元层叠层和层叠导电层；单元插塞，该单元插塞穿透单元层叠结构；以及单元芯片保护件，该单元芯片保护件围绕单元层叠结构和单元插塞。单元芯片保护件包括保护件半导体层和覆盖保护件半导体层的侧壁的保护件绝缘层。
半导体装置以及制造方法

[发明专利]半导体装置及该半导体装置的制造方法-CN202110691540.9在审
发明人： 金在泽 -专利权人：爱思开海力士有限公司
申请日： 2021-06-22 - 公布日： 2022-05-27 - 主分类号： H01L27/1157 文献下载
摘要：本申请涉及半导体装置及该半导体装置的制造方法。一种半导体装置包括单元层叠结构，该单元层叠结构包括交替层叠的第一单元层叠层和层叠导电层。半导体装置还包括虚设层叠结构，该虚设层叠结构包括交替层叠的第一虚设层叠层和第二虚设层叠层。半导体装置还包括贯穿单元层叠结构的单元插塞以及贯穿虚设层叠结构的单元芯片保护件，其中，单元芯片保护件围绕单元层叠结构和单元插塞。单元芯片保护件的底表面的高度与单元插塞的底表面的高度基本相同。
半导体装置制造方法

[发明专利]半导体装置、制造半导体装置的方法以及检查错误的方法-CN202110480740.X在审
发明人： 金在泽;郑蕙英 -专利权人：爱思开海力士有限公司
申请日： 2021-04-30 - 公布日： 2022-04-22 - 主分类号： H01L23/528 文献下载
摘要：本申请涉及半导体装置、制造半导体装置的方法以及检查错误的方法。在检查错误的方法中，可以形成下部布线结构。主虚设图案和测试虚设图案可以形成在下部布线结构上。主虚设图案可以包括通孔图案和宽度比通孔图案的宽度更宽的布线图案。测试虚设图案可以与主虚设图案间隔开不小于临界距离。测试虚设图案可以具有与通孔图案的宽度基本相同的宽度。测试虚设图案可以具有与主虚设图案的高度基本相同的高度。然后可以测试测试虚设图案以基于测试虚设图案的错误来预测主虚设图案的错误。
半导体装置制造方法以及检查错误

[发明专利]具有与接触插塞侧表面接触的支撑图案的三维半导体装置-CN202110546462.3在审
发明人：李杲炫;金在泽;郑蕙英 -专利权人：爱思开海力士有限公司
申请日： 2021-05-19 - 公布日： 2022-04-22 - 主分类号： H01L27/1157 文献下载
摘要：本公开提供一种具有与接触插塞侧表面接触的支撑图案的三维半导体装置。一种半导体装置包括：基板，其具有单元区域和通孔区域；设置在基板上的晶体管和逻辑互连件；下部绝缘层，其覆盖晶体管和逻辑互连件；下部导电层，其在单元区域中位于下部绝缘层上；支撑图案，其在通孔区域中设置在下部绝缘层上；下部通孔插塞，其具有与支撑图案接触的侧表面和与逻辑互连件接触的底表面；字线层叠，其在单元区域中设置在下部导电层上；介电层层叠，其在通孔区域中设置在支撑图案上；垂直沟道柱，其穿透字线层叠以连接到下部导电层；以及上部通孔插塞，其穿透介电层层叠以与下部通孔插塞垂直对准。
具有接触插塞侧表面支撑图案三维半导体装置

[发明专利]半导体装置以及该半导体装置的制造方法-CN202110183760.0在审
发明人： 金在泽;郑蕙英 -专利权人：爱思开海力士有限公司
申请日： 2021-02-10 - 公布日： 2021-12-17 - 主分类号： H01L27/11568 文献下载
摘要：本申请公开了一种半导体装置以及该半导体装置的制造方法。一种半导体装置包括：第一层叠结构，其具有交替地层叠的多个第一绝缘图案和多个第一导电图案，该第一层叠结构具有由第一绝缘图案和第一导电图案限定的第一阶梯结构；第二层叠结构，其具有在第一层叠结构上交替地层叠的多个第二绝缘图案和多个第二导电图案；以及第一突起层叠结构，其从第二层叠结构朝着第一阶梯结构横向突出，该第一突起层叠结构具有在第一层叠结构上交替地层叠的多个第一突起绝缘图案和多个第一突起导电图案。第一突起层叠结构的侧壁包括形成公共表面的第一突起绝缘图案的侧表面和第一突起导电图案的侧表面。
半导体装置以及制造方法

[发明专利]半导体存储器装置和制造该半导体存储器装置的方法-CN202011237281.4在审
发明人： 金在泽;郑蕙英 -专利权人：爱思开海力士有限公司
申请日： 2020-11-09 - 公布日： 2021-11-09 - 主分类号： H01L27/11524 文献下载
摘要：本公开包括一种半导体存储器装置和制造该半导体存储器装置的方法。该半导体存储器装置包括：绝缘膜，其穿过虚设源极结构；第一虚设叠层，其延伸以与绝缘膜和虚设源极结构交叠，并且包括与绝缘膜交叠的凹陷部；电阻膜，其与第一虚设叠层的凹陷部交叠；以及第二虚设叠层，其设置在第一虚设叠层上以覆盖电阻膜。
半导体存储器装置制造方法

1
2
下一页»
尾页
共 27 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top