“近藤力”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果18个，建议您升级VIP下载更多相关专利

[发明专利]具有数据总线的半导体分层装置-CN201780047945.0有效
发明人： 近藤力;堂野千秋 -专利权人：美光科技公司
申请日： 2017-07-14 - 公布日： 2023-09-05 - 主分类号： G11C5/06 文献下载
摘要：本发明描述半导体芯片之间的数据通信的设备及方法。实例设备包含：第一半导体芯片及第二半导体芯片，其经由提供于所述第一半导体芯片及所述第二半导体芯片中的一者中的穿衬底通孔TSV与彼此堆叠。所述第一半导体芯片及第二半导体芯片通过使用已使用DBI算法编码的数据总线反转数据与彼此通信。
具有数据总线半导体分层装置

[发明专利]用于更快存储器存取区的设备及方法-CN202180077045.7在审
发明人：何源;外山大吾;近藤力;长谷川武裕 -专利权人：美光科技公司
申请日： 2021-11-02 - 公布日： 2023-08-01 - 主分类号： G11C11/4097 文献下载
摘要：本发明涉及用于更快存储器存取区的设备、系统及方法。存储器阵列可具有第一存储体，其具有比第二存储体大的存取速度。举例来说，所述第一存储体可具有比所述第二存储体减少的读取延时。所述第一存储体可具有结构差异，例如减小字线及/或减小全局输入/输出(GIO)线长度。在一些实施例中，所述第一及第二存储体可具有单独存储体垫、数据总线及数据端子。在一些实施例中，其可共享所述存储体垫、数据总线及数据端子。在一些实施例中，当接收到对所述第一(更快)存储体的存取命令同时对所述第二(更慢)存储体的存取命令仍在处理时，对所述更快存储体的存取可中断对所述更慢存储体的存取。
用于存储器存取设备方法

[发明专利]具有数据总线的半导体分层装置-CN201880019564.6有效
发明人： 近藤力;船桥昭德 -专利权人：美光科技公司
申请日： 2018-03-21 - 公布日： 2023-04-18 - 主分类号： G11C5/06 文献下载
摘要：本发明描述半导体芯片之间的数据通信的设备及方法。一种实例性设备包含：第一裸片，其包含第一开关电路，所述第一开关电路接收多个数据信号且进一步将所述多个数据信号提供到多个第一数据端口当中的多个对应第一端口及第一数据冗余端口；及第二裸片，其包含第二开关电路，所述第二开关电路在多个第二数据端口当中的多个对应第二端口及第二数据冗余端口处从所述第一裸片接收所述多个数据信号且进一步将所述多个数据信号提供到存储器阵列。
具有数据总线半导体分层装置

[发明专利]使用多数决策机制的自定时训练-CN202210735048.1在审
发明人：长谷川武裕;近藤力;何源;李贤义 -专利权人：美光科技公司
申请日： 2022-06-27 - 公布日： 2023-02-03 - 主分类号： G11C11/4076 文献下载
摘要：本申请案大体上涉及使用多数决策机制的自定时训练。公开用于改善存储器装置中的定时的方法。一种方法可包含：根据时钟信号对数据信号进行取样以获得数据样本；根据经提前时钟信号对所述数据信号进行取样以获得经提前数据样本；以及根据经延迟时钟信号对所述数据信号进行取样以获得经延迟数据样本。所述方法还可包含：比较所述数据样本与所述经提前数据样本和所述经延迟数据样本；以及基于所述比较而执行动作。所述动作可包含选择数据样本、选择时钟信号和/或调整时钟信号。还公开相关联的装置和系统。
使用多数决策机制定时训练

[发明专利]基于熔丝阵列的装置识别的设备、系统和方法-CN202180038112.4在审
发明人：森下義人;近藤力 -专利权人：美光科技公司
申请日： 2021-05-26 - 公布日： 2023-01-31 - 主分类号： G06F21/73 文献下载
摘要：基于熔丝的装置识别的设备、系统和方法。装置可包含用于对所述装置上的永久信息进行编码的数个熔丝。所述装置可接收识别请求，且可基于所述熔丝的至少一部分的状态产生识别号。举例来说，所述装置可包含散列产生器，其可通过将熔丝信息用作散列算法的种子而产生所述识别号。
基于阵列装置识别设备系统方法

[发明专利]将第一接口复制到第二接口上及相关系统、方法及装置-CN202010650120.1有效
发明人：堂野千秋;近藤力;藤巻亮 -专利权人：美光科技公司
申请日： 2020-07-08 - 公布日： 2022-09-06 - 主分类号： G11C29/56 文献下载
摘要：本申请案涉及将第一接口复制到第二接口上及相关系统、方法及装置。在一些实施例中，存储器装置包含第一接口，其包含测试探针不可存取的第一端口。所述存储器装置还包含第一接口控制电路，其经配置以控制所述第一接口的操作。所述存储器装置进一步包含第二接口，其包含第二端口。所述第二端口的至少一部分包含所述测试探针可存取的测试垫。另外，所述存储器装置包含多路复用器，其经配置以可操作地将所述第一接口及所述第二接口的至少一部分耦合到所述第一接口控制电路。所述多路复用器经配置以选择性地使测试探针能够经由所述测试垫存取所述第一接口控制电路。
第一接口复制第二相关系统方法装置

[发明专利]一种接口芯片设备及一种共享接口芯片上的校正存储器的方法-CN202210673440.8在审
发明人：芝田友之;近藤力;田中启之 -专利权人：美光科技公司
申请日： 2017-06-05 - 公布日： 2022-08-30 - 主分类号： G11C29/44 文献下载
摘要：本申请实施例涉及一种接口芯片设备及一种共享接口芯片上的校正存储器的方法。实例设备包含：至少一个存储器芯片，所述至少一个存储器芯片具有多个第一存储器单元；以及接口芯片，所述接口芯片耦合到所述至少一个存储器芯片并且具有控制电路和存储区。所述控制电路检测所述至少一个存储器芯片的所述第一存储器单元中的一或多个缺陷存储器单元。所述控制电路进一步将所述第一存储器单元中的所述一或多个缺陷存储器单元的第一缺陷地址信息存储到所述存储区中。当已对于所述第一存储器单元中的所述一或多个缺陷存储器单元提供存取请求时，所述接口芯片响应所述第一缺陷地址信息和所述存取请求以存取所述存储区而非所述至少一个存储器芯片。
一种接口芯片设备共享校正存储器方法

[发明专利]存储器装置的接口裸片上的选择器-CN201780011552.4有效
发明人： 近藤力;芝田友之;铃木亮太 -专利权人：美光科技公司
申请日： 2017-02-15 - 公布日： 2022-07-22 - 主分类号： G11C29/12 文献下载
摘要：本发明描述包含通过存储器通道与裸片介接的接口芯片的设备。一种实例性设备包含：通过多个存储器通道与多个裸片介接的接口芯片，所述裸片中的每一者包括多个存储器单元，且所述接口芯片包括测试电路。所述测试电路包含：第一端子及第二端子，其分别对应于第一存储器通道及第二存储器通道；测试端子及内建自测试BIST电路，其由所述第一存储器通道及所述第二存储器通道所共有；及选择器，其耦合到所述第一端子及所述第二端子、所述测试端子以及所述BIST电路，且将所述第一端子、所述测试端子及所述BIST电路中的第一选定者耦合到所述第一通道且将所述第二端子、所述测试端子及所述BIST电路中的第二选定者耦合到所述第二通道。
存储器装置接口裸片上选择器

[发明专利]一种接口芯片设备及一种共享接口芯片上的校正存储器的方法-CN201780037240.0有效
发明人：芝田友之;近藤力;田中启之 -专利权人：美光科技公司
申请日： 2017-06-05 - 公布日： 2022-06-17 - 主分类号： G06F11/20 文献下载
摘要：描述了共享接口芯片上的错误校正存储器的设备和方法。实例设备包含：至少一个存储器芯片，所述至少一个存储器芯片具有多个第一存储器单元；以及接口芯片，所述接口芯片耦合到所述至少一个存储器芯片并且具有控制电路和存储区。所述控制电路检测所述至少一个存储器芯片的所述第一存储器单元中的一或多个缺陷存储器单元。所述控制电路进一步将所述第一存储器单元中的所述一或多个缺陷存储器单元的第一缺陷地址信息存储到所述存储区中。当已对于所述第一存储器单元中的所述一或多个缺陷存储器单元提供存取请求时，所述接口芯片响应所述第一缺陷地址信息和所述存取请求以存取所述存储区而非所述至少一个存储器芯片。
一种接口芯片设备共享校正存储器方法

[发明专利]用于直接存取混合测试的设备和方法-CN202080061771.5在审
发明人：堂野千晶;近藤力;R·A·鲁瓦耶 -专利权人：美光科技公司
申请日： 2020-10-01 - 公布日： 2022-04-26 - 主分类号： G06F11/22 文献下载
摘要：本公开的实施例描绘用于直接存取混合测试的设备、系统和方法。例如高带宽存储器(HBM)的存储器装置可包含直接存取端子。在测试程序期间，可通过所述直接存取端子将测试指令提供给所述存储器。所述测试指令包含与预加载于所述存储器中的多个测试样式中的一个相关联的数据指针和地址。所述所选测试样式可写入到与所述地址相关联的所述存储器单元并且随后从与所述地址相关联的所述存储器单元读取。所述读取测试样式可与所述所选测试样式进行比较以产生结果信息。在不同于其中提供所述测试指令的所述操作模式的操作模式中，所述测试样式可加载到所述存储器，并且可从所述存储器读出所述结果信息。
用于直接存取混合测试设备方法

[发明专利]用于内嵌非操作重复命令的设备及方法-CN202011405222.3在审
发明人： 近藤力;R·A·鲁瓦耶 -专利权人：美光科技公司
申请日： 2020-12-03 - 公布日： 2021-06-18 - 主分类号： G11C29/36 文献下载
摘要：本发明的实施例涉及用于内嵌非操作NOP重复命令的设备、系统及方法。算法模式产生器APG可经加载有一组指令。一行指令可包含有效命令及NOP重复命令。所述有效命令可为在执行所述行指令时由所述APG提供的命令。所述NOP重复命令可为指示在执行所述行指令时在所述有效命令之后应发出NOP命令的次数的值。所述APG可包含NOP控制器电路(及/或相位控制器电路)，其部分基于发出NOP命令的所述次数的计数来确定何时应提供下一有效命令。
用于内嵌非操作重复命令设备方法

[发明专利]TSV冗余及TSV测试选择方案-CN201980073314.5在审
发明人：佐都誉;近藤力;井出昭 -专利权人：美光科技公司
申请日： 2019-10-21 - 公布日： 2021-06-15 - 主分类号： H01L25/065 文献下载
摘要：本发明描述一种设备，其包含用于使经堆叠芯片互连的贯穿衬底通孔TSV。根据实施例的所述设备包含：多个第一选择线，其各自在第一方向上延伸；多个第二选择线，其各自在第二方向上延伸以与所述多个第一选择线交叉；及多个TSV单元，其分别经安置于所述多个第一选择线与所述多个第二选择线的相交点中。所述多个TSV单元的每一TSV单元包含：TSV；开关，其经耦合到所述TSV；及选择电路。所述选择电路经配置以响应于所述多个第一选择线中的相关联者及所述多个第二选择线中的相关联者中的每一者被设置为作用电平而控制所述开关的开关状态。
tsv 冗余测试选择方案

[发明专利]用于高带宽存储器中的信号加密的设备及方法-CN202010959587.4在审
发明人： 近藤力;栗原和弘 -专利权人：美光科技公司
申请日： 2020-09-14 - 公布日： 2021-04-02 - 主分类号： G06F21/60 文献下载
摘要：本发明的实施例涉及用于高带宽存储器中的信号加密的设备、系统及方法。高带宽存储器HBM可包含分别耦合到安全及不安全寄存器的安全电路与不安全电路的混合。可沿着接口在所述安全与不安全寄存器之间传递信息。可对与所述安全寄存器相关联的所述信息进行加密。当信息被写入到所述安全寄存器时，所述HBM中的加密电路可在将所述信息写入到所述安全寄存器之前首先对其进行加密。当从所述安全寄存器读取信息时，可在沿着所述接口提供所述信息之前通过加密电路首先对其进行加密。
用于带宽存储器中的信号加密设备方法

[发明专利]用于向数据路径提供时钟的设备和方法-CN202011016391.8在审
发明人：李玄元;堂野千晶;近藤力 -专利权人：美光科技公司
申请日： 2020-09-24 - 公布日： 2021-04-02 - 主分类号： G11C29/56 文献下载
摘要：本发明公开了用于向数据路径提供时钟的设备和方法。示例性设备包含数据路径中的第一电路、所述数据路径中的第二电路，以及多路复用器。所述第一电路经配置以基于第一时钟提供数据，并且所述第二电路经配置以接收所述数据且基于第二时钟提供所述数据。所述多路复用器经配置以对于一些测试操作提供第三时钟作为所述第二时钟，并且进一步经配置以对于其它测试操作提供所述第一时钟作为所述第二时钟。在所述测试操作期间为所述第一电路调整所述第一时钟的定时。
用于数据路径提供时钟设备方法

[发明专利]提供多相时钟信号的设备及方法-CN201880066443.7在审
发明人：佐都誉;堂野千秋;近藤力 -专利权人：美光科技公司
申请日： 2018-10-01 - 公布日： 2020-05-29 - 主分类号： G11C7/22 文献下载
摘要：本发明描述用于提供多相时钟信号的设备及方法。实例设备包含第一、第二、第三及第四时控反相器、第一及第二时钟端子，及第一及第二锁存器电路。所述第一时控反相器的输入节点及输出节点分别耦合到所述第四时控反相器的输出节点及所述第二时控反相器的输入节点。所述第三时控反相器的输入节点及输出节点耦合到所述第二时控反相器的输出节点及所述第四时控反相器的输入节点。所述第一及第二时钟端子分别供应有第一及第二时钟信号。所述第一锁存器耦合在所述第一及第三时控反相器的所述输出节点之间，且所述第二锁存器电路耦合在所述第二及第四时控反相器的所述输出节点之间。
提供多相时钟信号设备方法

1
2
下一页»
尾页
共 18 条