|
|
钻瓜专利网为您找到相关结果 33个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体器件-CN202211650576.3在审
-
赵槿汇;姜明吉;金奇范;金洞院
-
三星电子株式会社
-
2022-12-21
-
2023-09-19
-
H01L27/092
- 公开了半导体器件。所述半导体器件包括：有源区，在基底上；源极/漏极图案，在有源区上；沟道图案，在有源区上并且连接到源极/漏极图案，每个沟道图案包括垂直堆叠以彼此间隔开的多个半导体图案；栅电极，分别在沟道图案上，在第一方向上延伸并且彼此平行；以及有源接触件，分别电连接到源极/漏极图案。第一有源接触件的底表面位于第一水平处，并且第二有源接触件的底表面位于高于第一水平的第二水平处。第三有源接触件的底表面位于高于第二水平的第三水平处。
- 半导体器件
- [发明专利]半导体器件-CN201910603163.1有效
-
郑舜文;河大元;金成玟;金孝珍;赵槿汇
-
三星电子株式会社
-
2019-07-05
-
2023-08-08
-
H10B10/00
- 一种半导体器件包括在衬底的逻辑单元区域的PMOSFET部分上的第一有源图案、在逻辑单元区域的NMOSFET部分上的第二有源图案、在衬底的存储单元区域上的第三有源图案、在第三有源图案之间的第四有源图案、以及填充多个第一沟槽和多个第二沟槽的器件隔离层。每个第一沟槽插置在第一有源图案之间和第二有源图案之间。每个第二沟槽插置在第四有源图案之间以及在第三有源图案与第四有源图案之间。第三有源图案和第四有源图案的每个包括彼此垂直间隔开的第一半导体图案和第二半导体图案。第二沟槽的深度大于第一沟槽的深度。
- 半导体器件
- [发明专利]半导体器件-CN202211283994.3在审
-
李豪振;朴范璡;李明宣;赵槿汇;金洞院
-
三星电子株式会社
-
2022-10-20
-
2023-06-02
-
H01L27/092
- 提供了一种半导体器件，所述半导体器件包括在水平的第一方向上延伸的第一有源图案至第四有源图案。第二有源图案在第一方向上与第一有源图案间隔开。第三有源图案在水平的第二方向上与第一有源图案间隔开。第四有源图案在第一方向上与第三有源图案间隔开。场绝缘层围绕第一有源图案至第四有源图案中的每个的侧壁。第一多个纳米片至第四多个纳米片分别设置在第一有源图案至第四有源图案上。第一栅电极在第二方向上延伸，与第一有源图案和第三有源图案中的每个相交，并且围绕第一多个纳米片和第三多个纳米片。第二栅电极在第二方向上延伸，与第二有源图案和第四有源图案中的每个相交，并且围绕第二多个纳米片和第四多个纳米片。
- 半导体器件
- [发明专利]半导体器件-CN202210442733.5在审
-
朴范琎;金孝珍;姜明吉;金真范;李商文;金洞院;赵槿汇
-
三星电子株式会社
-
2022-04-25
-
2023-04-04
-
H01L27/092
- 提供一种半导体器件。该半导体器件包括：有源图案，设置在衬底上并且沿第一方向延伸；一对源/漏极图案，设置在有源图案上并且在第一方向上彼此间隔开；多个沟道层，在一对源/漏极图案之间在有源图案上竖直地堆叠并且彼此间隔开；栅电极，在一对源/漏极图案之间沿第二方向延伸，栅电极设置在有源图案上并且围绕多个沟道层，并且第二方向与第一方向相交；以及栅极间隔物，设置在多个沟道层之间并且设置在栅电极与一对源/漏极图案之间。栅极间隔物包括交替地堆叠在一对源/漏极图案的侧壁上的多个第一间隔物图案和多个第二间隔物图案。
- 半导体器件
- [发明专利]半导体装置-CN202210257892.8在审
-
朴范琎;姜明吉;金洞院;赵槿汇
-
三星电子株式会社
-
2022-03-16
-
2022-12-30
-
H01L23/48
- 提供了半导体装置。所述半导体装置可以包括：第一有源图案，位于基底上；位于第一有源图案上的一对第一源极/漏极图案和位于所述一对第一源极/漏极图案之间的第一沟道图案，第一沟道图案包括以堆叠形态彼此间隔开的第一半导体图案；栅电极，位于第一沟道图案上；第一栅极切割图案，与第一沟道图案相邻，第一栅极切割图案穿透栅电极；以及第一间隔件图案，位于第一栅极切割图案与第一沟道图案之间。第一间隔件图案可以包括：第一保留图案，与第一半导体图案中的至少一个第一半导体图案的最外侧表面相邻；以及第二保留图案，位于第一保留图案上。第二保留图案可以与第一栅极切割图案间隔开。
- 半导体装置
- [发明专利]半导体装置-CN202111527279.5在审
-
姜明吉;李承勳;权相德;赵槿汇;许盛祺
-
三星电子株式会社
-
2021-12-14
-
2022-10-18
-
H01L27/11
- 提供了一种半导体装置。所述半导体装置包括：第一有源图案，位于基底上；位于第一有源图案上的一对第一源极/漏极图案以及位于所述一对第一源极/漏极图案之间的第一沟道图案，其中，第一沟道图案包括彼此堆叠并间隔开的多个半导体图案；第一栅电极，位于第一沟道图案上；第一栅极切割图案，与第一沟道图案相邻并且穿透第一栅电极；以及第一残留图案，位于第一栅极切割图案与第一沟道图案之间。第一残留图案覆盖第一沟道图案的所述多个半导体图案中的至少一个半导体图案的最外面的侧壁。第一栅电极包括在第一栅电极的上部分上的与第一残留图案竖直叠置的第一延伸部。
- 半导体装置
- [发明专利]半导体装置-CN202111075535.1在审
-
姜明吉;赵槿汇;权相德;金洞院;宋炫昇
-
三星电子株式会社
-
2021-09-14
-
2022-06-21
-
H01L27/088
- 提供了一种半导体装置。该半导体装置包括：基底，包括外围区域；第一有源图案，在外围区域上；第一源极/漏极图案，在第一有源图案上；第一沟道图案，形成在第一有源图案上并且连接到第一源极/漏极图案，其中，第一沟道图案包括彼此堆叠并且间隔开的半导体图案；第一栅电极，在第一方向上延伸并与第一沟道图案交叉；栅极绝缘层，置于第一栅电极与第一沟道图案之间；第一栅极接触件，设置在第一栅电极上并且在第一方向上延伸；以及第一介电层，置于第一栅电极与第一栅极接触件之间。第一介电层置于第一栅极接触件与第一栅电极之间并且在第一方向上延伸。
- 半导体装置
- [发明专利]半导体器件-CN202110971178.0在审
-
赵槿汇;权相德;金大新;金洞院;朴容喜;赵学柱
-
三星电子株式会社
-
2021-08-23
-
2022-05-13
-
H01L27/092
- 一种半导体器件包括：第一有源图案和第二有源图案，分别在衬底的第一有源区和第二有源区上；栅电极，在第一沟道图案和第二沟道图案上；有源接触，与第一源极/漏极图案和第二源极/漏极图案中的至少一个电连接；栅极接触，与栅电极电连接；第一金属层，在有源接触和栅极接触上，并包括第一电力线和第二电力线；以及第一栅极切割图案和第二栅极切割图案，在第一电力线和第二电力线下方。第一有源图案可以包括在一对第一源极/漏极图案之间的第一沟道图案。第二有源图案可以包括在一对第二源极/漏极图案之间的第二沟道图案。第一栅极切割图案和第二栅极切割图案可以分别覆盖第一沟道图案和第二沟道图案的最外侧表面。
- 半导体器件
- [发明专利]半导体器件-CN202110911116.0在审
-
卢昶佑;姜明吉;金兑映;裴金钟;赵槿汇
-
三星电子株式会社
-
2021-08-09
-
2022-03-11
-
H01L21/8234
- 一种半导体器件，包括：基板；第一纳米线至第六纳米线，在第一方向上延伸并彼此间隔开；第一栅电极至第三栅电极，在第二方向上延伸并分别在基板的第一区域至第三区域上；第一界面层，在第一栅电极与第二纳米线之间，该第一界面层具有第一厚度；第二界面层，在第三栅电极与第六纳米线之间，该第二界面层具有第二厚度。第一栅电极至第三栅电极可以分别围绕第一纳米线和第二纳米线、第三纳米线和第四纳米线以及第五纳米线和第六纳米线。第一内部间隔部可以在第一栅电极至第三栅电极中的至少一个的侧壁上。在第一方向上，第一纳米线的第一长度可以小于第三纳米线的第二长度。
- 半导体器件
|
