“西井利浩”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果23个，建议您升级VIP下载更多相关专利

[发明专利]电路形成基板的制造方法-CN200680008163.8无效
发明人： 西井利浩 -专利权人：松下电器产业株式会社
申请日： 2006-03-16 - 公布日： 2008-03-12 - 主分类号： H05K3/46 文献下载
摘要：即便增大电路形成基板的工件尺寸，本发明也可以提供稳定且高品质的电路形成基板。在叠层工序中，相对于第1金属箔(6L)并排配设作为B阶段基板材料的胶片(2L1)、(2L2)，并叠层在第1金属箔(6L)上。在基板材料(2L1)、(2L2)上叠层C阶段基板材料(1)。在基板材料(1)上叠层两片以上的作为B阶段基板材料的胶片(2U1)、(2U2)，再在这些胶片(2U1)、(2U2)上叠层第2金属箔(6U)。
电路形成制造方法

[发明专利]印刷用版、电路基板以及对电路基板的印刷方法-CN200710103442.9无效
发明人：竹中敏昭;西井利浩;菰田英明;近藤俊和;中村真治 -专利权人：松下电器产业株式会社
申请日： 2003-09-19 - 公布日： 2007-10-03 - 主分类号： H05K1/00 文献下载
摘要：本发明的目的在于，提供一种在利用涂刷器辗压法进行糊料填充时能够防止附着在涂刷器(squeegee)边缘的高粘度糊料残留在电路基板的通孔上的印刷用版。在版框(1)的掩模(2)的倾斜部(5)的背面固定形成有涂刷器清洁部(7)的金属片(3)，在用涂刷器清洁部(7)去除涂刷器边缘的高粘度糊料之后，对电路基板的通孔填充糊料，以此能够获得可防止糊料残留于通孔上，得到的产品质量良好的电路基板。
印刷路基以及方法

[发明专利]电路形成基板的制造方法及电路形成基板的制造用材料-CN200510128687.8无效
发明人： 西井利浩 -专利权人：松下电器产业株式会社
申请日： 2002-07-17 - 公布日： 2006-06-28 - 主分类号： H05K3/40 文献下载
摘要：为实现电路形成基板中层间连接的高可靠性，在本发明的电路形成基板的制造方法中，采用以下之一的构成。A)在热压工序限制树脂流动。B)将增强纤维一起融着或接着。C)在充填工序后使基板材料的厚度减少。D)以混存于基板材料的填料形成低流动层。此外，在本发明的电路形成基板的制造用材料中，在热压工序添加可控制树脂流动的物理参数、或含有在充填工序后可有效减少基板材料厚度的挥发成分。
电路形成制造方法用材

[发明专利]电路成形基板制造方法和用于制造电路成形基板的材料-CN200580000255.7无效
发明人： 西井利浩 -专利权人：松下电器产业株式会社
申请日： 2005-01-21 - 公布日： 2006-05-10 - 主分类号： H05K3/46 文献下载
摘要：在形成于材料板中的孔内形成导电部分。在材料板的表面上设置金属箔来提供积层板。将积层板加热加压来提供电路成形基板。金属箔包括压力吸收部分和与压力吸收部分相邻接的坚硬部分。压力吸收部分的厚度因对其施加的压力而改变。用该方法提供的电路成形基板可以提供具有可靠电连接的高品质的高密度电路基板。
电路成形制造方法用于材料

[发明专利]电路形成衬底的制造方法以及电路形成衬底的材料-CN200480000746.7无效
发明人： 西井利浩;川北嘉洋;岸本邦雄 -专利权人：松下电器产业株式会社
申请日： 2004-05-14 - 公布日： 2005-11-23 - 主分类号： H05K3/00 文献下载
摘要：一种电路形成衬底的制造方法及电路形成衬底的材料，在电路形成衬底的制造方法中，向与第一片的第一方向一致的第二方向输送第一片。在向与第一片的第一方向成直角的第三方向输送第一片的同时，在第一片的两面上粘贴薄膜。根据该方法，可利用导电膏等连接部件可靠地电连接电路形成衬底的层间。
电路形成衬底制造方法以及材料

[发明专利]叠层基板制造方法和用其的组件用半导体元件及制造设备-CN200510066017.8无效
发明人：西村干夫;森敏彦;本城和彦;木村润一;西井利浩;原田真二;北川元祥 -专利权人：松下电器产业株式会社
申请日： 2005-04-19 - 公布日： 2005-11-02 - 主分类号： H05K3/46 文献下载
摘要：本发明提供实现携带用电子设备小型化的叠层基板的制造方法。预浸材料(141)使用在第1温度范围内为板状体，在第2温度范围内具有热流动性，并在第3温度范围内硬化的热硬化性的树脂。一体化工序(118)具有：在把预浸材料(141)加热到第2温度范围时，使含浸于预浸材料(141)内的树脂软化的软化(120)，在预浸材料(141)变为第3温度范围之前压缩预浸材料(141)，强制性地使树脂向在半导体元件(105)、电阻(106)与基板(101)之间形成的空间部分、间隙内流入的强制流入(122)，和把预浸材料(141)加热到第3温度范围的硬化(123)。因此，即便不使用中间材料，也可以确实向在半导体元件(105)、电阻(106)与基板(101)间形成的空间部分、间隙内填充树脂。
叠层基板制造方法组件半导体元件设备

[发明专利]电路基板及其制造方法-CN200510062637.4无效
发明人：铃木武;西井利浩;留河悟;越后文雄 -专利权人：松下电器产业株式会社
申请日： 2001-11-09 - 公布日： 2005-09-28 - 主分类号： H05K1/03 文献下载
摘要：一种电路基板，具备由在平面方向上有密度分布的增强材料片(101)构成的电绝缘层和布线层，其中，在上述电绝缘体层的厚度方向上开出了的多个内通路孔中充填了导电体，而且上述布线层与上述导电体连接，将在上述增强材料片(101)的密度大的部分上设置的上述内通路孔(104)的剖面面积形成得比在上述增强材料片的密度小的部分上设置的上述内通路孔(103)的剖面面积小。由此，在将含有由经线(102b)和纬线(102a)构成的玻璃布等的在平面方向上有密度分布的增强材料片的基体材料用作绝缘体层的情况下，提供实现高密度布线而且离散性小的内通路连接电阻的电路基板。
路基及其制造方法

[发明专利]电路形成基板及电路形成基板的制造方法-CN200510054776.2无效
发明人： 西井利浩 -专利权人：松下电器产业株式会社
申请日： 2000-12-13 - 公布日： 2005-08-24 - 主分类号： H05K3/40 文献下载
摘要：提供一种电路形成基板及电路形成基板的制造方法。在电路形成基板上为了提高与电路基板的连接强度，将在基底薄膜材料上施有涂敷层而得到的隔离膜(4)张贴在基板(1)的双面上，并照射激光(5)以形成贯通孔(6)，而且，基板(1)和隔离膜(4)借助于加工能量在贯通孔(6)周围形成一体化部(7)。而且，对该电路形成步骤中所形成的电路的全部或一部分照射能束，使隔离膜的一部分转印。由此，可在电路形成基板的制造中实现与电路基板的连接强度大的高密度基板。
电路形成制造方法

[发明专利]叠层衬底及其制法和采用该衬底的模件的制造方法及装置-CN200410095698.6无效
发明人：木村润一;西井利浩;越智昭夫;原田真二 -专利权人：松下电器产业株式会社
申请日： 2004-11-22 - 公布日： 2005-05-25 - 主分类号： H05K1/18 文献下载
摘要：对埋有电子部件的叠层衬底而言，提供一种叠层衬底，即使电子部件安装密度高也能充分确保电连接的可靠性，同时机械上也牢固。其中，包含利用软钎料(1007)连接并固定设在一主面上的焊盘和集成电路(1005)等的衬底(1001)、以及在该衬底(1001)上叠层同时还在集成电路(1005)的外周具有用间隙(1008)形成的树脂流动埋设部的薄层(1011)，薄层(1011)用设有埋设集成电路(1005)等的孔(1012)的纺织布或无纺布保持形状，同时使具有热流动性的树脂(1016)浸渍该纺织布或无纺布并进行加热压接。以此能提高叠层衬底与电子部件的电连接和机械连接的可靠性。
衬底及其制法采用模件制造方法装置

[发明专利]印刷用版、电路基板以及对电路基板的印刷方法-CN03801174.3无效
发明人：竹中敏昭;西井利浩;菰田英明;近藤俊和;中村真治 -专利权人：松下电器产业株式会社
申请日： 2003-09-19 - 公布日： 2005-01-12 - 主分类号： B41N1/24 文献下载
摘要：本发明的目的在于，提供一种在利用涂刷器辗压法进行糊料填充时能够防止附着在涂刷器(squeegee)边缘的高粘度糊料残留在电路基板的通孔上的印刷用版。在版框(1)的掩模(2)的倾斜部(5)的背面固定形成有涂刷器清洁部(7)的金属片(3)，在用涂刷器清洁部(7)去除涂刷器边缘的高粘度糊料之后，对电路基板的通孔填充糊料，以此能够获得可防止糊料残留于通孔上，得到的产品质量良好的电路基板。
印刷路基以及方法

[发明专利]电路形成基板的制造方法-CN02805318.4无效
发明人：辰巳清秀;西井利浩;中村真治 -专利权人：松下电器产业株式会社
申请日： 2002-10-11 - 公布日： 2004-04-28 - 主分类号： H05K3/46 文献下载
摘要：在电路形成基板的制造的热压工序中，为了改善使用的缓冲材料(1)的耐用次数，在缓冲材料(1)的表面设置具有脱模性的表面功能层，在与具备缓冲性的内部层之间设置遮断层。
电路形成制造方法

[发明专利]电路形成基板的制造方法及电路形成基板的制造用材料-CN02802421.4无效
发明人： 西井利浩 -专利权人：松下电器产业株式会社
申请日： 2002-07-17 - 公布日： 2003-12-31 - 主分类号： H05K3/40 文献下载
摘要：为实现电路形成基板中层间连接的高可靠性，在本发明的电路形成基板的制造方法中，采用以下之一的构成。A)在热压工序限制树脂流动。B)将增强纤维一起融着或接着。C)在充填工序后使基板材料的厚度减少。D)以混存于基板材料的填料形成低流动层。此外，在本发明的电路形成基板的制造用材料中，在热压工序添加可控制树脂流动的物理参数、或含有在充填工序后可有效减少基板材料厚度的挥发成分。
电路形成制造方法用材

[发明专利]电路形成基板及电路形成基板的制造方法-CN02802402.8无效
发明人： 西井利浩;福井康晴;辰已清秀;川北嘉洋;中村真治;菰田英明 -专利权人：松下电器产业株式会社
申请日： 2002-07-16 - 公布日： 2003-12-31 - 主分类号： H05K1/11 文献下载
摘要：本发明的目的在于提供一种能确保通电连接良好的电路形成基板。该基板的结构特征是，具有层间连接手段的绝缘基板材料中包含加强材料，上述绝缘基板材料的厚度在上述加强材料的厚度以上且在上述加强材料厚度的1.5倍以下。
电路形成制造方法

[发明专利]电路基板及其制造方法-CN02800057.9无效
发明人： 西井利浩 -专利权人：松下电器产业株式会社
申请日： 2002-01-11 - 公布日： 2003-11-12 - 主分类号： H05K3/46 文献下载
摘要：本发明的电路基板的制造方法，包括有以下步骤：一内层基板叠层步骤，是用以叠层内层用基板材料及一枚以上的内层用金属膜；一内层电路形成步骤，用以将所述金属膜形成电路，以成为内层电路基板；一多层叠层步骤，用以叠层一枚以上的多层用金属膜、二枚以上的多层用基板材料及一枚以上的内层电路基板；及一外层电路形成步骤，是用以将多层用金属膜形成电路；而内层用基板材料与多层用基板材料分别以不同材料构成。根据本发明，可使内层电路基板中的配线层间连接质量等稳定化，可提高外层电路的粘接强度等机械强度。
路基及其制造方法

[发明专利]电路基板的制造方法及电路基板的制造装置-CN01804417.4无效
发明人：竹中敏昭;西井利浩;杉田勇一郎;中村真治;菰田英明;近藤俊和 -专利权人：松下电器产业株式会社
申请日： 2001-12-04 - 公布日： 2003-02-12 - 主分类号： H05K3/40 文献下载
摘要：本发明提供一种多层电路基板的制造方法。该方法包括孔形成工序，其在板状或片状的基板材料上开贯通或非贯通孔；填充工序，其对孔形成工序中所形成的贯通或非贯通孔使用填充装置填充糊。通过在所述填充工序中使用糊补充装置将补充用的第2糊补充到所述糊，使糊的粘度稳定并使贯通或非贯通孔内的糊的填充性良好。
路基制造方法装置

1
2
下一页»
尾页
共 23 条