“蔡宗宇”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果6个，建议您升级VIP下载更多相关专利

[发明专利]一种基于蚁群算法的GPU并行任务分配方法-CN202210339348.8在审
发明人：汪元;李力游;蔡宗宇;小约翰·罗伯特·罗兰;陈希恒 -专利权人：南京蓝洋智能科技有限公司
申请日： 2022-04-01 - 公布日： 2022-08-05 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种基于蚁群算法的GPU并行任务分配方法，所述方法包括：为每个GPU节点分配一个R‑value值；数据流根据当前GPU节点的R‑value值，判断下一步路径；用任务完成时间衡量该路线上所有GPU节点的R‑value值，任务完成时间=数据传输时间+数据计算时间；任务完成时间越短，则路线上每个节点的R‑value值越高，数据流选择该路线的概率就越大。本申请优化后的蚁群算法，不仅能为GPU数据流寻找最佳路径，还可以帮助决策选择最佳的计算节点，因为任务完成时间既包含了路线用时，也包含了计算用时，客观地反映了GPU实际的运行情况。当GPU换成更小单元的晶体架构时，比如小芯片或者晶片之间的任务发布，本方法同样适用。
一种基于算法 gpu 并行任务分配方法

[发明专利]一种计算单元传输与负载的调控系统及调控方法-CN202111249142.8在审
发明人：汪元;李力游;蔡宗宇;小约翰·罗伯特·罗兰;陈希恒 -专利权人：南京蓝洋智能科技有限公司
申请日： 2022-01-29 - 公布日： 2022-03-04 - 主分类号： G06F9/50 文献下载
摘要：本文提供了一种计算单元传输与负载的调控系统及调控方法，所述系统包括：上行设备和与所述上行设备通信的多个计算单元，其中：所述计算单元用于采集所述计算单元与所述上行设备之间的传输占用率和负载率，并将采集到的传输占用率和负载率传输至所述上行设备；所述上行设备中设置有计算单元管理模块，所述计算单元管理模块中包括PID控制器，所述PID控制器根据接收到的各个计算单元传输的传输占用率、负载率以及预先配置的计算单元调度规则确定出各个计算单元的调度策略，根据各个计算单元的调度策略对各个计算单元进行调控。本文能够加快数据中心整体的运算速度，降低能耗，提高效能。
一种计算单元传输负载调控系统方法

[发明专利]一种分布式可拓展的小芯片设计架构-CN202011573655.X在审
发明人： 蔡宗宇;陈希恒;韦红芳 -专利权人：南京蓝洋智能科技有限公司
申请日： 2020-12-25 - 公布日： 2021-04-06 - 主分类号： G06F30/38 文献下载
摘要：本发明公开了一种分布式可拓展的小芯片设计架构，在分开的晶元上设计相同或不同的功能模块架构，实现的分布式可扩展计算；所述功能模块架构中通过小芯片的架构实现具体设计；所述小芯片间通过高速芯片互联链路实现互联互通以及协同工作。本发明打破了SoC在单一芯片面积的限制，以及伴随的性能及算力限制。提升利用小芯片的高生产良率，减低总体芯片成本,达到应用配置及性能上灵活的可扩展性。
一种分布式拓展芯片设计架构

[发明专利]一种基于可扩展小芯片架构的超级异构计算方法-CN202011574027.3在审
发明人： 蔡宗宇;陈希恒;韦红芳 -专利权人：南京蓝洋智能科技有限公司
申请日： 2020-12-25 - 公布日： 2021-04-06 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种基于可扩展小芯片架构的超级异构计算方法，将相同或不同的功能模块，在分开的晶元上设计实现；并通过高速芯片互联链路实现小芯片间的互联互通以及协同工作；所述超级异构计算，具体为将一份计算任务由两个或多个计算模块来协同执行完成计算，所述计算模块分别设置于不同的小芯片上。本发明突破异构架构在SoC内的面积与生产良率等限制，以及伴随的性能及算力限制，利用小芯片的灵活可配置特性，能非常弹性的扩展异构计算的总体算力配置，通过成熟小芯片的复用，可以快速的配置推出符合市场需求的新产品。
一种基于扩展芯片架构超级计算方法

[发明专利]一种低成本多芯片高速高带宽互连结构-CN202011563925.9在审
发明人：谢慧琴;李力游;蔡宗宇;小约翰·罗伯特·罗兰;陈希恒;韦红芳 -专利权人：南京蓝洋智能科技有限公司
申请日： 2020-12-25 - 公布日： 2021-03-23 - 主分类号： H01L23/498 文献下载
摘要：本发明公开了一种低成本多芯片高速高带宽互连结构，包括：复数个有源芯片、互连基板以及倒装互连凸点；所述互连基板用以实现各个有源芯片之间的金属互连和机械支撑；所述各个有源芯片之间通过超高速接口实现数据交换，共同承担人工智能算力；有源芯片通过所述倒装互连凸点与互连基板以倒装焊的方式连接。本发明不仅可以大幅提升人工智能系统的算力，还能极大地降低人工智能系统的制作成本。
一种低成本芯片高速带宽互连结构

[发明专利]一种用于信号完整性分析的码型的产生方法-CN202011288499.2在审
发明人：邓俊勇;李力游;蔡宗宇;小约翰·罗伯特·罗兰;陈希恒;韦红芳 -专利权人：南京蓝洋智能科技有限公司
申请日： 2020-11-17 - 公布日： 2021-02-05 - 主分类号： G06F30/367 文献下载
摘要：本发明公开了一种可用于信号完整性分析的码型的产生方法，读取信号全链路S参数模型，确定各高速接口中比特位的串扰排序，根据受害信号的最大攻击者数量来确定每个信号线对应的被攻击者；生成PRBS种子码型，使其包含最坏码间干扰效应，将所述PRBS种子码型改写成码型a；以码型a为种子码型，生成包含各信号的串扰的码型b；读取PDN链路的S参数模型或PDN阻抗谐振频率，对码型b进行后处理，生成包括最差电源噪声的码型c。本发明能仿真出PRBS码型理论上的最坏结果，也能准确仿真出高速接口全链路的信号质量，解决了传统方法不能考虑电源噪声且本身存在精度问题的缺陷，使高速接口全链路验收设计依据更可靠，避免过设计或欠设计，节省设计成本。
一种用于信号完整性分析产生方法