|
|
钻瓜专利网为您找到相关结果 56个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体器件及其制备方法-CN202211206726.1有效
-
范谦;倪贤锋
-
苏州汉骅半导体有限公司
-
2022-09-30
-
2023-10-20
-
H01L29/417
- 本发明公开了一种半导体器件及其制备方法，包括：第一衬底；第一阻挡层，所述第一阻挡层位于第一衬底上；第二阻挡层，所述第二阻挡层位于所述第一阻挡层上，所述第二阻挡层上沿第一方向间隔设置有多个栅极；势垒层，所述势垒层位于所述第二阻挡层上方并覆盖所述栅极；沟道层、缓冲层，依次堆叠于所述势垒层上；所述半导体器件形成有自顶面向下延伸至沟道层的多个源极凹槽和多个漏极凹槽，每个所述源极凹槽底壁设置有源极，每个所述漏极凹槽底壁设置有漏极。每个所述漏极在所述第一衬底上的投影与一个所述第一凹槽重叠，使得漏极同接地的第一衬底之间的介质阻挡结构厚度增加，所述半导体器件可以承受更高的电压，不容易被击穿。
- 半导体器件及其制备方法
- [发明专利]微透镜阵列及其制作方法-CN202310282839.8在审
-
范谦;倪贤锋
-
苏州汉骅半导体有限公司
-
2023-03-22
-
2023-06-06
-
G02B3/00
- 本发明公开了一种微透镜阵列及其制作方法，微透镜阵列的制作方法包括：步骤S1，提供第一衬底，在所述第一衬底上形成图形化的掩膜层；步骤S2，对所述第一衬底进行刻蚀，形成间隔分布的凹槽；步骤S3，去除所述掩膜层；步骤S4，在所述第一衬底上表面贴附光刻胶层；步骤S5，软化所述光刻胶层，使其贴附所述凹槽内壁，形成内凹的光滑表面；步骤S6，固化所述光刻胶层形成工作模；通过第二衬底涂布胶材与工作模进行压合或者向工作模表面注入PDMS材料的方式制作微透镜阵列。通过直接制作工作模，不需要再制作母模，减少一道翻模工序，降低了工艺的复杂度，同时降低了成本。通过控制凹槽的刻蚀深度和光刻胶层总厚度，达到灵活控制微透镜矢高的效果。
- 透镜阵列及其制作方法
- [发明专利]深紫外LED芯片及其制备方法-CN202211322632.0在审
-
倪贤锋;范谦
-
苏州汉骅半导体有限公司
-
2022-10-28
-
2023-01-03
-
H01L33/10
- 本发明公开了一种深紫外LED芯片及其制备方法，包括：外延结构，所述外延结构包括依次堆叠设置的衬底、N型层、有源发光层、P型层和P型接触层，所述P型层为光反射性的P型层，所述外延结构形成有自所述P型接触层延伸至所述N型层的通孔，所述外延结构还包括覆盖所述通孔侧壁的绝缘介质层和覆盖至少部分所述绝缘介质层的第一导电层，所述第一导电层电连接所述通孔底部的所述N型层；所述外延结构还包括N型电极和P型电极，所述N型电极电连接所述第一导电层，所述P型电极电连接所述P型接触层；基板，所述外延结构设置在所述基板上，且所述衬底背向所述基板。通过采用倒装芯片设计，高反射电极可以进一步提高UVC光的出光效率。
- 深紫led芯片及其制备方法
- [发明专利]半导体器件及其制造方法-CN201910348146.8有效
-
范谦;倪贤锋;何伟
-
苏州汉骅半导体有限公司
-
2019-04-28
-
2022-03-18
-
H01L29/778
- 本发明涉及一种半导体器件及其制造方法，包括：提供晶圆，所述晶圆包括N个半导体结构，所述半导体结构包括底、位于所述衬底上的缓冲层、位于所述缓冲层上的势垒层以及位于所述势垒层上的源极和漏极；在第一半导体结构上的源极和漏极之间的栅极区域上形成第一栅极；对除第一半导体结构以外的其他半导体结构的栅极区域的势垒层进行刻蚀，在每个所述半导体结构的势垒层中形成凹槽，并在所述每个凹槽中形成栅极，所述每个凹槽的深度不相等，且小于所述势垒层的厚度，其中，所述N为大于2的正整数。本申请所提出的半导体器件及其制造方法，通过在器件中形成不同厚度的势垒层从而提高其线性度。
- 半导体器件及其制造方法
- [发明专利]微流芯片及其制造方法-CN202011196145.5有效
-
范谦;曹荣兵;倪贤锋;华斌;顾星
-
苏州汉骅半导体有限公司
-
2020-11-02
-
2021-10-08
-
B01L3/00
- 本发明提供一种微流芯片的制造方法，包括：提供衬底和盖片；在所述衬底上设置第一标记；在所述盖片上设置第二标记；在衬底上形成微流柱组和沟槽；将第一标记和第二标记对准；得到键合结构，所述微流柱组与所述盖片构成微流道；利用混合切割工艺对所述键合结构进行切割以得到独立的微流芯片。进一步的，本发明还提供一种微流芯片，包括：形成有微流柱组和沟槽的衬底和键合在所述衬底上的盖片。在本发明中，设置第一标记和第二标记并将二者对准以使所述衬底和所述盖片的晶向能够保持一致，再利用混合切割工艺切割可以避免碎屑杂质堵塞芯片内部的微流道的情况，提高了微流芯片的制造良率。
- 芯片及其制造方法
- [发明专利]外延结构的减薄方法-CN201810933827.6有效
-
范谦;倪贤锋;何伟
-
苏州汉骅半导体有限公司
-
2018-08-16
-
2020-09-08
-
H01L21/306
- 本发明涉及一种外延结构的减薄方法，包括：提供一待减薄的外延结构，所示外延结构包括第一外延层、第二外延层和位于所述第一外延层与第二外延层之间的刻蚀阻挡层；以第一刻蚀速率对所述第二外延层进行刻蚀，直至第二外延层达到预定厚度；以第二刻蚀速率对所述第二外延层进行刻蚀，去除剩余的第二外延层；对所述刻蚀阻挡层进行研磨，去除所述刻蚀阻挡层，暴露出第一外延层。本发明所提出的外延结构的减薄方法，在外延结构中插入刻蚀阻挡层，分段对刻蚀阻挡层和外延层进行减薄，使剩余的外延层厚度具有较好的均匀性。
- 外延结构方法
- [发明专利]半导体器件及其制造方法-CN201811631049.1有效
-
范谦;倪贤锋;何伟
-
苏州汉骅半导体有限公司
-
2018-12-30
-
2020-06-16
-
H01L21/335
- 本申请提出一种半导体器件制造方法，包括：提供晶圆，所述晶圆包括N个半导体结构，所述半导体结构包括半导体层和位于所述半导体层上的源极和漏极；在第一半导体结构上的源极和漏极之间形成第一栅极；在晶圆上形成第一介质层，并在第二半导体结构的源极和漏极之间的第一介质层上形成第二栅极；在晶圆上形成第二介质层，并在第三半导体结构的源极和漏极之间的第二介质层上形成第三栅极；依此类推，在所述晶圆上形成第N介质层，并在第N+1半导体结构的源极和漏极之间的第N介质层上形成第N+1栅极，其中，所述N为大于1的正整数。本申请所提出的半导体器件及其制造方法，通过在器件中形成不同厚度的介质层从而提高其线性度。
- 半导体器件及其制造方法
|
