“甘程”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果47个，建议您升级VIP下载更多相关专利

[发明专利]局部字线驱动器件、存储器件及其制造方法-CN202011626649.6有效
发明人：甘程;刘威;黄诗琪;陈顺福 -专利权人：长江存储科技有限责任公司
申请日： 2019-11-28 - 公布日： 2023-04-28 - 主分类号： H10B41/41 文献下载
摘要：提供了局部字线驱动器件、存储器件和制造方法。局部字线驱动器件包括衬底和在衬底上形成的晶体管结构的阵列。晶体管结构被配置在行和列中。衬底包括多个第一场区和多个第二场区，每个第一场区在晶体管结构的相邻行之间，以及每个第二场区在晶体管结构的相邻列之间。深沟槽隔离结构在衬底的多个第一场区或多个第二场区中的至少一个场区中形成。
局部驱动器件存储及其制造方法

[发明专利]半导体器件、半导体集成装置以及半导体器件的制造方法-CN202211267189.1在审
发明人：黄诗琪;陈顺福;刘威;李志国;甘程;陈亮 -专利权人：长江存储科技有限责任公司
申请日： 2020-01-02 - 公布日： 2023-01-03 - 主分类号： H01L21/768 文献下载
摘要：本申请公开了一种半导体器件、半导体集成装置与半导体器件的制造方法，该半导体器件包括衬底；位于衬底上的介电层；以及位于介电层内的导电通道；其中，在导电通道的横截面所在的平面上，导电通道围绕部分介电层形成连续的第一预设图案，导电通道的横截面垂直于介电层的厚度方向。该半导体器件通过将介电层内的导电通道设置为连续的，并且导电通道还围绕部分介电层，从而在满足导电通道制造工艺条件的情况下减少了导电通道的占用空间。
半导体器件半导体集成装置以及制造方法

[发明专利]半导体器件、半导体集成装置以及半导体器件的制造方法-CN202010001960.5有效
发明人：黄诗琪;陈顺福;刘威;李志国;甘程;陈亮 -专利权人：长江存储科技有限责任公司
申请日： 2020-01-02 - 公布日： 2022-11-29 - 主分类号： H01L21/768 文献下载
摘要：本申请公开了一种半导体器件、半导体集成装置与半导体器件的制造方法，该半导体器件包括衬底；位于衬底上的介电层；以及位于介电层内的导电通道；其中，在导电通道的横截面所在的平面上，导电通道围绕部分介电层形成连续的第一预设图案，导电通道的横截面垂直于介电层的厚度方向。该半导体器件通过将介电层内的导电通道设置为连续的，并且导电通道还围绕部分介电层，从而在满足导电通道制造工艺条件的情况下减少了导电通道的占用空间。
半导体器件半导体集成装置以及制造方法

[发明专利]一种半导体器件及其制作方法-CN202211047173.X在审
发明人：甘程;刘威;陈顺福;陈亮 -专利权人：长江存储科技有限责任公司
申请日： 2019-09-03 - 公布日： 2022-11-22 - 主分类号： H01L27/11524 文献下载
摘要：本发明提供一种半导体器件及其制作方法，该器件包括第一、第二电压走线及多条虚设走线，其中，第一电压走线作为高压走线，第二电压走线作为低压走线，第一、第二电压走线位于同一直线上，多条虚设走线分布于第一、第二电压走线的两侧，且任意一条与第一、第二电压走线相邻的虚设走线仅与第一、第二电压走线其中之一在第二方向上有相对部分，或与第一、第二电压走线在第二方向上均没有相对部分。本发明通过改进走线的布局，使得紧邻高压、低压走线的虚设走线不同时面对高压、低压走线，从而可以在不增加走线间距的情况下有效提高高压/低压走线与虚设走线之间的线对线击穿电压，不仅可以有效控制芯片面积，且不会影响原本的高压、低压走线。
一种半导体器件及其制作方法

[发明专利]一种三维存储器件及其制作方法-CN201910826314.X有效
发明人：甘程;刘威;陈顺福;陈亮 -专利权人：长江存储科技有限责任公司
申请日： 2019-09-03 - 公布日： 2022-10-11 - 主分类号： H01L27/11524 文献下载
摘要：本发明提供一种三维存储器件及其制作方法，该器件包括第一、第二电压走线及多条虚设走线，其中，第一电压走线作为高压走线，第二电压走线作为低压走线，第一、第二电压走线位于同一直线上，多条虚设走线分布于第一、第二电压走线的两侧，且任意一条与第一、第二电压走线相邻的、虚设走线仅与第一、第二电压走线其中之一在第二方向上有相对部分，或与第一、第二电压走线在第二方向上均没有相对部分。本发明通过改进走线的布局，使得紧邻高压、低压走线的虚设走线不同时面对高压、低压走线，从而可以在不增加走线间距的情况下有效提高高压/低压走线与虚设走线之间的线对线击穿电压，不仅可以有效控制芯片面积，且不会影响原本的高压、低压走线。
一种三维存储器件及其制作方法

[发明专利]晶体管及其制造方法、半导体结构及其制造方法-CN202210645856.9在审
发明人：甘程;王欣;孙超 -专利权人：长江存储科技有限责任公司
申请日： 2022-06-08 - 公布日： 2022-09-30 - 主分类号： H01L29/10 文献下载
摘要：本公开实施例提供了一种晶体管及其制造方法、半导体结构及其制造方法，其中，所述晶体管包括：第一掺杂区；第一沟道区，环绕所述第一掺杂区设置；第二掺杂区，环绕所述第一沟道区设置；第一栅极，位于所述第一沟道区上；栅极氧化层，位于所述第一沟道区和所述第一栅极之间。
晶体管及其制造方法半导体结构

[发明专利]三维存储器及其制造方法、存储系统-CN202210629722.8在审
发明人：孙超;许文山;甘程;王欣;江宁;薛磊 -专利权人：长江存储科技有限责任公司
申请日： 2022-06-02 - 公布日： 2022-09-27 - 主分类号： H01L21/8239 文献下载
摘要：本公开涉及一种三维存储器及其制造方法、存储系统。该制造三维存储器的方法包括：在第一半导体层形成鳍式场效应晶体管，包括：形成鳍式结构，鳍式结构包括沿远离第一半导体层的方向交替堆叠的牺牲部和沟道部，在远离第一半导体层的方向的垂面内，鳍式结构包括第一有源区、第二有源区和栅极区；在栅极区形成栅极结构；在第一有源区和第二有源区分别形成第一有源结构和第二有源结构，第一有源结构和第二有源结构中的至少一者包括沿远离第一半导体层的方向交替堆叠的第一掺杂层和第二掺杂层；形成与鳍式场效应晶体管电连接的第一键合层；在第二半导体层形成三维存储结构，并形成与三维存储结构电连接的第二键合层；将第一键合层与第二键合层键合。
三维存储器及其制造方法存储系统

[发明专利]一种位线驱动器-CN201910941098.3有效
发明人：陈亮;甘程 -专利权人：长江存储科技有限责任公司
申请日： 2019-09-30 - 公布日： 2022-09-20 - 主分类号： H01L27/11529 文献下载
摘要：本申请公开一种位线驱动器，包括半导体衬底，位于半导体衬底内的沿设定方向设置的多个有源区，位于半导体衬底上的多个栅极结构，多个栅极结构沿所述设定方向间隔排列，各个栅极结构分别横跨对应的所述有源区，以及电连接多个栅极结构的金属层；即采用断开的栅极结构以及电连接多个断开的栅极结构的金属层代替现有技术中连续的栅极结构，减小了栅极结构覆盖相邻两个有源区之间区域的面积，从而增加了栅极结构与相邻两个有源区之间区域形成的类似场效应晶体管的阈值电压，即使在存储单元的擦除和编程电压增加的情况下，由于类似场效应晶体管的阈值电压增加，形成漏电流的阈值电压增加，减少漏电流的产生，从而能够相应提高位线驱动器的性能。
一种驱动器

[发明专利]用于三维NAND的位线驱动器的隔离的结构和方法-CN202210539376.4在审
发明人：陈亮;刘威;甘程 -专利权人：长江存储科技有限责任公司
申请日： 2019-10-14 - 公布日： 2022-09-09 - 主分类号： H01L27/1157 文献下载
摘要：公开了三维(3D)存储设备及制造方法的实施例。在一些实施例中，3D存储设备包括形成在第一衬底上的外围电路。外围电路包括在第一衬底的第一侧面上的多个外围器件、第一互连层、以及在第一衬底的第二侧面上的深沟槽隔离，其中，第一侧面和第二侧面是第一衬底的相对侧面，并且深沟槽隔离被配置为在至少两个相邻外围器件之间提供电隔离。3D存储设备还包括形成在第二衬底上的存储阵列。存储阵列包括至少一个存储单元和第二互连层，其中，存储阵列的第二互连层与外围电路的第一互连层键合，并且外围器件与存储单元电连接。
用于三维 nand 驱动器隔离结构方法

[发明专利]具有凹槽式沟道晶体管的存储器外围电路及其形成方法-CN202280001929.9在审
发明人：鞠韶复;甘程 -专利权人：长江先进存储产业创新中心有限责任公司
申请日： 2022-05-06 - 公布日： 2022-09-02 - 主分类号： H01L27/118 文献下载
摘要：在某些方面中，一种存储器器件包括存储器单元阵列和耦接到存储器单元阵列的多个外围电路。外围电路包括第一外围电路，第一外围电路包括凹槽式沟道晶体管。凹槽式沟道晶体管包括：具有凹槽的阱；凹槽栅极结构，突出到阱的凹槽中并且包括栅极电介质以及栅极电介质上的栅极电极；以及源极和漏极，由凹槽栅极结构间隔开。源极或漏极中的至少一个包括与栅极电介质接触的第一区域，以及具有比第一区域高的掺杂浓度的第二区域。
具有凹槽沟道晶体管存储器外围电路及其形成方法

[发明专利]半导体器件及其制备方法-CN202110696336.6有效
发明人：甘程;王欣 -专利权人：长江存储科技有限责任公司
申请日： 2021-06-23 - 公布日： 2022-08-23 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种半导体器件及其制备方法，半导体器件包括：衬底，设置于衬底上的绝缘层，设置于绝缘层上的栅极，且衬底具有分别位于栅极的一侧的源区以及漏区，分别设置于源区以及漏区中的源极和漏极，以及设置于源区和漏区中的硅掺杂结构，其中，硅掺杂结构位于栅极与源极之间或位于栅极与漏极之间，由于该硅掺杂结构可以对位于栅极下方的导电沟道中的载流子的运动起到阻挡作用，使得载流子不会隧穿至栅极下方的绝缘层，同时，由于该硅掺杂结构与源极和漏极的掺杂类型不同，可以减小导电沟道中的横向电场的电场强度，进而降低了导电沟道中的载流子发生碰撞电离的概率，从而提高了半导体器件的可靠性。
半导体器件及其制备方法

[发明专利]一种页缓冲器、场效应晶体管及三维存储器-CN202110231575.4有效
发明人：陈亮;甘程 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-02 - 公布日： 2022-07-19 - 主分类号： H01L27/11529 文献下载
摘要：本申请实施例提供一种页缓冲器、场效应晶体管及三维存储器，所述页缓冲器应用于三维存储器，所述页缓冲器包括：至少一个晶体管单元；每一所述晶体管单元包括至少一个场效应晶体管，每一所述场效应晶体管至少包括：沟道区以及覆盖所述沟道区的栅极；所述栅极的第一端具有一外延区域，所述外延区域的尺寸大于所述栅极第二端所对应的延伸区域的尺寸，其中，所述第一端和所述第二端分别为所述栅极的相对的两端；所述外延区域用于连接接触孔，所述接触孔中填充有金属线，所述金属线用于向所述栅极提供电压，以导通所述场效应晶体管。
一种缓冲器场效应晶体管三维存储器

[发明专利]一种互连结构、三维存储器件及互连结构的制作方法-CN202110416366.7有效
发明人：甘程;刘威;陈亮 -专利权人：长江存储科技有限责任公司
申请日： 2019-09-05 - 公布日： 2022-06-07 - 主分类号： H01L23/535 文献下载
摘要：本发明提供一种互连结构、三维存储器件及互连结构的制作方法，该互连结构包括第一连接焊盘、第一接触部及间隔设置的第一走线、第二走线，其中，第一走线、第一连接焊盘及第二走线位于同一走线层，且第一走线与第二走线通过第一连接焊盘连接，第一接触部位于第一连接焊盘的下方，并与第一连接焊盘电连接。本发明将接触部的位置从高压走线/低压走线的中心移至焊盘的中心，从而消除接触部与虚拟走线之间的击穿点，其好处一方面在于不需要继续增大走线之间的距离，从而有利于有效控制芯片尺寸，另一方面可以有效提高三维存储器件的线对线击穿电压。
一种互连结构三维存储器件制作方法

[发明专利]半导体集成装置及其制造方法-CN202010001959.2有效
发明人：陈顺福;刘威;陈亮;甘程 -专利权人：长江存储科技有限责任公司
申请日： 2020-01-02 - 公布日： 2022-06-03 - 主分类号： H01L23/522 文献下载
摘要：本申请公开了一种半导体集成装置及其制造方法，该半导体集成装置包括：第一半导体器件，包括：第一介电层；位于第一介电层内的间隔排布的第一导电通道和第一虚拟导电通道，第一导电通道和第一虚拟导电通道暴露于第一介电层的表面；第二半导体器件，包括：第二介电层；位于第二介电层内的第二导电通道，第二导电通道暴露于第二介电层的表面；第一介电层与第二介电层结合，第二导电通道与第一虚拟导电通道连接。该通半导体集成装置过在结合第一介电层与第二介电层时，直接利用导电通道与虚拟导电通道形成电容，从而简化了电容的制作工艺并降低了成本。
半导体集成装置及其制造方法

[发明专利]半导体器件结构及其制备方法-CN202180005382.5在审
发明人：王欣;甘程;田武 -专利权人：长江存储科技有限责任公司
申请日： 2021-10-15 - 公布日： 2022-05-13 - 主分类号： H01L27/11519 文献下载
摘要：本发明公开一种半导体器件结构及其制备方法，所述半导体器件结构包括：半导体衬底；位于所述半导体衬底内的多个有源区及隔离结构，所述有源区及所述隔离结构沿第一方向交替间隔排布，所述有源区沿第二方向延伸，所述第一方向与所述第二方向相垂直；至少位于所述有源区上的栅极结构；以及至少位于所述隔离结构上的虚拟结构，且在所述第二方向上所述栅极结构与所述虚拟结构之间具有间距；所述有源区还形成有位于所述栅极结构两侧的源极掺杂区及漏极掺杂区，所述虚拟结构在所述隔离结构上的投影位于所述源极掺杂区之间、和/或所述虚拟结构在所述隔离结构上的投影位于所述漏极掺杂区之间。
半导体器件结构及其制备方法

1
2
3
4
下一页»
尾页
共 47 条