“王宣明”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果25个，建议您升级VIP下载更多相关专利

[发明专利]一种异构双核处理器访问eFPGA的控制电路-CN201711210739.5有效
发明人：田泽;王世中;王宣明;郭蒙;曹朋朋;杜斐 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2017-11-27 - 公布日： 2023-06-09 - 主分类号： G06F13/26 文献下载
摘要：本发明属于SoPC芯片技术领域，涉及一种异构双核处理器访问eFPGA的控制电路。所述的异构双核处理器包括控制处理器和运算处理器，其特征为：所述的电路包括共享接口仲裁模块，当两个处理器同时访问eFPGA时，共享接口仲裁模块优先选择其中一个处理器进行访问。提供一种能够解决片上总线不同时钟域接口竞争访问eFPGA的问题，同时实现异构双核处理器访问eFPGA性能优的控制电路。
一种异构双核处理器访问 efpga 控制电路

[发明专利]一种基于UVM的1394链路层4节点仿真验证平台-CN202310201859.8在审
发明人：赵武;郭轩阳;王艺蒙;王品;张晓东;王卿;杨澳;齐晓斐;马晓龙;郑斐;魏美荣;王宣明;孙玉书 -专利权人：西北大学
申请日： 2023-03-03 - 公布日： 2023-06-02 - 主分类号： H04L41/14 文献下载
摘要：本发明公开了一种基于UVM的1394链路层4节点仿真验证平台，通过对1394链路层功能与需求的剖析，设计出以寄存器模型、数据搬运模型、微控制收发数据模型和4节点链路层模型为主要组件的整体架构。通过系统级功能仿真测试和功能覆盖率结果分析表明，满足1394链路层功能验证需求，并且，以System Verilog为设计语言，具有面向对象特性，基于UVM搭建的高层次的模型结构具有良好的复用性。功能覆盖率达到了100％，能够极大减少验证工作人员的工作量，提高验证工作的准确性，减小了工作误差，使验证工作达到最大程度的收敛。
一种基于 uvm 1394 链路层节点仿真验证平台

[发明专利]一种异构双核处理器核间通讯电路-CN201711209983.X有效
发明人：田泽;王宣明;郭蒙;王世中;曹朋朋;杜斐 -专利权人：西安翔腾微电子科技有限公司
申请日： 2017-11-27 - 公布日： 2023-05-26 - 主分类号： G06F15/167 文献下载
摘要：本发明属于计算机硬件技术领域，涉及一种异构双核处理器核间通讯电路。所述的电路包括控制处理器、运算处理器、双核间邮箱通讯处理模块和共享存储区。供一种高效、结构简单的异构双核处理器核间通讯电路。
一种异构双核处理器通讯电路

[发明专利]一种主机在线加载配置表权限获取的方法-CN202011404121.4有效
发明人：魏艳艳;田泽;牛少平;王宣明;郭蒙;王绮卉 -专利权人：西安翔腾微电子科技有限公司
申请日： 2020-12-05 - 公布日： 2023-04-07 - 主分类号： G06F21/60 文献下载
摘要：本发明涉及一种主机在线加载配置表权限获取的方法。本发明包括以下步骤：1)主机写加载配置表请求寄存器；2)主机读加载配置表请求寄存器，判断值是否为1，为1时进入步骤3)，反之返回步骤1)；3)查询芯片工作模式寄存器工作模式；4)主机读加载配置表响应寄存器，判断值是否为1，为1时进入步骤5)，否则继续本步骤；5)主机获得在线加载配置表权限。本发明确保了主机在线加载配置表的安全性和在执行在线加载配置表过程中当前芯片工作的正确性。
一种主机在线加载配置权限获取方法

[发明专利]一种支持动态缓冲区分配的消息存储电路及方法-CN202011404131.8有效
发明人：魏艳艳;田泽;牛少平;魏美荣;郝冲;王宣明 -专利权人：西安翔腾微电子科技有限公司
申请日： 2020-12-05 - 公布日： 2023-02-24 - 主分类号： G06F13/16 文献下载
摘要：本发明涉及一种支持动态缓冲区分配的消息存储电路及方法，本发明的存储电路包括内部模块和外部接口，内部模块包括消息配置表模块、寄存器控制模块、收发消息控制模块和消息存储模块，外部接口包括Flash接口、主机接口、离散量接口和总线接口，其中消息配置表模块分别与寄存器控制模块和Flash接口连接，寄存器控制模块分别与与消息配置表模块、收发消息控制模块、主机接口和离散量接口连接，收发消息控制模块分别与寄存器控制模块、消息存储模块和总线接口连接，消息存储模块分别与收发消息控制模块和主机接口连接。本发明依照消息配置信息进行消息存储区的灵活动态划分，方便系统上层应用对总线消息的管理，增加或删减消息、消息顺序变化时，消息存储区的设计、软件访问程序都不受影响。
一种支持动态缓冲区分配消息存储电路方法

[发明专利]一种1394链路层芯片内部数据路由调度电路及其调度方法-CN202011542849.3有效
发明人：杜斐;何嘉文;田泽;魏美荣;王宣明 -专利权人：西安翔腾微电子科技有限公司
申请日： 2020-12-24 - 公布日： 2023-01-31 - 主分类号： G06F13/40 文献下载
摘要：本发明涉及一种1394链路层芯片内部数据路由调度电路及其调度方法。本发明包括1394LINK模块、DM接口、MC接口、DM接口时序转换模块、MC接口时序转换模块、寄存器模块和内部数据路由调度模块；DM接口时序转换模块与内部数据路由调度模块连接，MC接口时序转换模块通过寄存器模块与内部数据路由调度模块连接；内部数据路由调度模块与1394LINK模块连接，DM接口与DM接口时序转换模块连接，MC接口与MC接口时序转换模块连接。本发明能够保证数据在1394LINK和DM接口、MC接口之间安全而高效的交互。
一种 1394 链路层芯片内部数据路由调度电路及其方法

[发明专利]一种支持PROM和处理器在线配置eFPGA的控制电路-CN201711209982.5有效
发明人：田泽;王世中;郭蒙;刘承禹;王宣明;邓轲 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2017-11-27 - 公布日： 2023-01-13 - 主分类号： H03K19/17736 文献下载
摘要：本发明属于SoPC芯片设计技术领域，涉及一种支持PROM和处理器在线配置eFPGA的控制电路。所述的电路包括数据路径选择模块，数据路径选择模块接收外部CFGSEL信号，该信号为0时选择处理器在线配置方式，通过写控制寄存器将片外存储控制器输出接口的访问权切换到控制电路，由控制电路通过该接口从外部flash指定地址，将事先准备好的配置数据按一定时序加载到eFPGA；当CFGSEL信号为1时选择PROM配置方式，相应的配置数据寄存后经选择直通到eFPGA配置接口，相应的配置时钟路径上接一电阻。提供一种支持PROM和处理器在线方式配置eFPGA的控制电路。
一种支持 prom 处理器在线配置 efpga 控制电路

[发明专利]一种基于AHB总线SD卡数据自搬运方法及装置-CN201811511244.0有效
发明人：杨海波;霍卫涛;王宣明;胡小婷;淮治华;郭蒙 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2018-12-11 - 公布日： 2022-05-17 - 主分类号： G06F9/4401 文献下载
摘要：本发明属于集成电路设计技术领域，提供一种基于AHB总线SD卡数据自搬运方法及装置，该电路包括时钟使能模块、SD卡初始化模块、DMA使能模块及仲裁模块。本发明通过设计自启动电路实现了对处理器芯片从外部加载代码并启动处理器芯片的功能。此技术增加了一种自启动功能、简化芯片内部自启动的ROM硬件开销。
一种基于 ahb 总线 sd 数据搬运方法装置

[发明专利]监控1394总线复位的方法及实现电路-CN201611140809.X有效
发明人： 王宣明;田泽;魏艳艳;魏美荣;王绮卉 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2016-12-12 - 公布日： 2021-10-15 - 主分类号： G06F11/30 文献下载
摘要：本发明属于计算机硬件技术，涉及一种关于对1394总线复位监控的设计电路和方法。1394总线是军事航空领域内的一种网络传输数据总线，本发明将总线复位信号构造为一种特殊包的数据包格式，再通过一次/二次过滤，最终将总线复位发生的时刻以特殊包的形式展现，这样就可以明确总线复位作用的时间，用以实现实时监控1394总线，以满足机载环境中对数据的实时处理要求。
监控 1394 总线复位方法实现电路

[发明专利]一种429总线接收节点大容差采样电路-CN201711212086.4有效
发明人：牛少平;田泽;王宣明;韩一鹏;刘承禹;王世中 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2017-11-27 - 公布日： 2021-08-03 - 主分类号： H04L15/24 文献下载
摘要：本发明涉及一种采样电路，特别涉及一种429总线接收节点大容差采样电路。提供一种429总线接收节点大容差采样电路，解决现有技术中由于发送节点和接收节点的时钟具有偏差，造成的采样数据错误的技术问题。将从429总线接收到的每一数据位的中间时刻作为数据采样点，按该采样点对同步后的待采样数据进行采样。
一种 429 总线接收节点大容差采样电路

[发明专利]一种SoPC芯片内嵌FPGA的验证模块-CN202011543046.X在审
发明人：田泽;王世中;郭蒙;王宣明;刘承禹 -专利权人：西安翔腾微电子科技有限公司
申请日： 2020-12-24 - 公布日： 2021-03-30 - 主分类号： G06F30/343 文献下载
摘要：本发明涉及一种SoPC芯片内嵌FPGA的验证模块，本发明包括FPGA模型、总线接口模型和配置模型，总线接口模型模拟双核CPU0、CPU1行为完成与FPGA模型的互连通信，配置模型模拟CPU1行为完成FPGA的在线配置。本发明提出了一种高层次建模方法来构建FPGA的外围验证环境，更好更快的解决功能验证问题。
一种 sopc 芯片 fpga 验证模块

[发明专利]1394事务层数据包存储管理方法及电路-CN201611140180.9有效
发明人：田泽;魏美荣;吴晓成;何嘉文;王宣明;李哲 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2016-12-12 - 公布日： 2021-03-26 - 主分类号： G06F13/40 文献下载
摘要：本发明涉及一种1394事务层数据包存储管理的电路及方法。电路包括发送链头队列FIFO缓冲区模块、发送数据帧描述符缓冲区模块、发送数据包缓冲区模块和事务层发送缓存管理控制模块。发送链头队列FIFO缓冲区模块的输入端与PLB的输出端口相连接；数据帧描述符缓冲区模块和发送数据包缓冲区模块与PLB双向连接；发送链头队列FIFO缓冲区模块的输出端与事务层发送缓存管理控制模块的输入端相连接；数据帧描述符缓冲区模块、发送数据包数据区模块与事务层发送缓存管理控制模块双向连接；事务层发送缓存管理控制模块的输出端与外部链路层连接。适用于1394总线等时和异步传输模式，能够有效实现等时传输模式实时性大量传输数据。
1394 事务数据包存储管理方法电路

[发明专利]基于AS5643协议的指定周期传输数据的方法和电路-CN201611142377.6有效
发明人： 王宣明;田泽;魏艳艳;魏美荣;王绮卉 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2016-12-12 - 公布日： 2021-03-26 - 主分类号： H04L12/24 文献下载
摘要：本发明属于计算机硬件控制领域，涉及一种基于AS5643协议要求的指定周期传输数据的方法和电路。本发明电路包括STOF大周期设置寄存器、消息STOF小周期设置寄存器组、STOF周期计数器以及多路选择器组。本发明提供一种基于AS5643协议要求的指定周期传输数据的方法和电路，可在满足AS5643协议要求的条件下，实现本节点多条消息在指定的某个或者某几个STOF周期中传输。
基于 as5643 协议指定周期传输数据方法电路

[发明专利]基于1394总线事件消息响应机制的处理方法-CN201711283734.5有效
发明人： 王宣明;田泽;魏艳艳;牛少平;魏美荣;郑斐 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2017-12-06 - 公布日： 2020-09-22 - 主分类号： G06F13/42 文献下载
摘要：本发明属于计算机硬件技术，涉及一种基于1394总线事件消息响应机制的处理方法。本文提供了一种基于1394总线事件消息响应机制的处理方法，可按照系统配置，接收方对指定的关键1394总线事件消息立即应答，提高了接收消息的可靠性；发送方在下个STOF周期的偏移时刻间隔重试发送，不改变本节点预先分配的带宽，保证了总线通讯的确定性。
基于 1394 总线事件消息响应机制处理方法

[发明专利]一种统一染色器阵列多warp取指电路-CN201611139580.8有效
发明人：魏艳艳;田泽;牛少平;任向隆;王宣明;韩一鹏 -专利权人：中国航空工业集团公司西安航空计算技术研究所
申请日： 2016-12-12 - 公布日： 2019-05-21 - 主分类号： G06F9/34 文献下载
摘要：本发明属于集成电路技术领域，涉及一种统一染色器阵列多warp取指电路及方法。其中电路包括warp调度单元(1)、取指信息fifo(2)、外部的icache(3)及至少2个warp的pc地址计算单元(4)；每个pc地址计算单元对应1个warp。本发明能够实现多个warp取指令的过程，有效的隐藏存储器延迟，以提高统一染色器阵列的吞吐量。
染色器取指地址计算单元电路集成电路技术存储器延迟调度单元取指令统一吞吐量外部

1
2
下一页»
尾页
共 25 条