“片冈秀之”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果5个，建议您升级VIP下载更多相关专利

[发明专利]半导体存储装置-CN202210976223.6在审
发明人： 片冈秀之 -专利权人：铠侠股份有限公司
申请日： 2022-08-15 - 公布日： 2023-10-03 - 主分类号： G11C11/4091 文献下载
摘要：实施方式提供能够削减动作电流的半导体存储装置。实施方式的半导体存储装置中，第1读出动作包括对第1导电层供给读出通过电压的第1读出通过电压供给动作、对第1导电层供给比读出通过电压小的读出电压的第1读出电压供给动作以及对第1导电层供给读出通过电压的第2读出通过电压供给动作。第2读出动作包括对与第1导电层相同或者不同的第2导电层供给读出电压的第2读出电压供给动作、和对第2导电层供给读出通过电压的第3读出通过电压供给动作。第1读出动作和第2读出动作被连续地执行，在从第2读出通过电压供给动作的执行中到第3读出通过电压供给动作结束为止的期间，将与第1导电层或者第2导电层不同的多个第1非选择导电层的电压维持为读出通过电压。
半导体存储装置

[发明专利]半导体存储装置-CN201810907525.1有效
发明人：清水佑树;镰田义彦;小林司;片冈秀之;加藤光司;藤本巧;铃木良尚;清水有威 -专利权人：铠侠股份有限公司
申请日： 2018-08-10 - 公布日： 2023-06-06 - 主分类号： G11C16/30 文献下载
摘要：实施方式提供能够降低非同步地动作的面间的噪声的半导体存储装置。一实施方式的半导体存储装置具备：第一存储元件；第二存储元件；能够经由第一源极线与上述第一存储元件的第一端电连接的第一晶体管；能够经由不同于上述第一源极线的第二源极线与上述第二存储元件的第一端电连接的第二晶体管；被从外部供给基准电压的焊盘；将上述第一晶体管与上述焊盘之间电连接的第一布线；及将上述第二晶体管与上述焊盘间电连接的不同于上述第一布线的第二布线。
半导体存储装置

[发明专利]半导体存储装置-CN202210049711.2在审
发明人：细村嘉一;片冈秀之;铃木良尚;清水麻衣;村冈一芳;增田正美 -专利权人：铠侠股份有限公司
申请日： 2022-01-17 - 公布日： 2023-03-21 - 主分类号： H10B41/35 文献下载
摘要：实施方式提供一种配线路径较多的半导体存储装置。实施方式的半导体存储装置具备衬底、及相对于所述衬底而配置在与所述衬底的主面交叉的第1方向的一侧的存储器层。所述存储器层具备：存储单元阵列，具有配置在所述第1方向的多个第1导电层、及与所述多个第1导电层连接的多个存储单元；配线层，设置在该存储单元阵列的与所述第1方向交叉的第2方向的外侧；以及绝缘层，设置在所述存储单元阵列与所述配线层之间，而将所述存储单元阵列与所述配线层分离。所述配线层具备：多个第2导电层，配置在所述第1方向，且与所述第1导电层设置在同一层；及第1触点，连接于所述多个第2导电层的至少一部分且在所述第1方向上延伸。
半导体存储装置

[发明专利]半导体存储装置-CN202110776660.9在审
发明人：中野威;柴崎谦;片冈秀之;佐藤淳一;伊达浩己 -专利权人：铠侠股份有限公司
申请日： 2021-07-09 - 公布日： 2022-09-27 - 主分类号： G11C16/10 文献下载
摘要：本发明的一实施方式的半导体存储装置不论平面数多少，都能将编程电压均一化，由此缩短写入时间。一实施方式的半导体存储装置具备：多个平面，包含由多个存储单元、字线、及位线构成的存储单元阵列；电压产生电路，在编程期间对写入对象的选择字线供给编程电压，同时对与所述选择字线相邻的相邻字线，在所述编程期间的前半段施加第1中间电压后，在后半段施加高于所述第1中间电压的第2中间电压；放电电路，设置在所述电压产生电路与所述选择字线之间的路径上，在与对所述相邻字线施加所述第2中间电压的期间对应的期间，从所述选择字线流动放电电流；及控制电路，根据从所述电压产生电路同时供给所述编程电压的所述平面数，设定所述放电电路的放电特性。
半导体存储装置

[发明专利]半导体存储装置、存储器系统及半导体存储装置的控制方法-CN202110953546.9在审
发明人： 片冈秀之 -专利权人：铠侠股份有限公司
申请日： 2021-08-19 - 公布日： 2022-08-30 - 主分类号： G11C16/08 文献下载
摘要：实施方式提供一种能够使动作高速化的半导体存储装置、存储器系统及半导体存储装置的控制方法。实施方式的半导体存储装置包括：第1选择晶体管；第1选择栅极线，连接在第1选择晶体管的栅极；第1配线，连接在第1选择晶体管；第2选择晶体管；第2选择栅极线，连接在第2选择晶体管的栅极；第2配线，连接在第2选择晶体管；第1及第2存储单元晶体管，连接在第1选择晶体管与第2选择晶体管之间；第1字线，连接在第1存储单元晶体管；以及第2字线，连接在第2存储单元晶体管。对该半导体存储装置的数据写入动作具有编程动作及验证动作，在对第1存储单元晶体管的写入动作中，在执行验证动作后，第2选择晶体管处于导通状态的期间，第1字线的电压从第1电压变化为第2电压，第2字线的电压从验证动作中施加的第3电压变化为第4电压，在第1字线的电压变化为第2电压且第2字线的电压变化为第4电压后，第2选择栅极线的电压从第5电压变化为使第2选择晶体管为断开状态的第6电压。
半导体存储装置存储器系统控制方法

1
共 5 条