“炭田昌哉”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果27个，建议您升级VIP下载更多相关专利

[发明专利]半导体集成电路-CN200910203396.9无效
发明人： 炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2005-06-08 - 公布日： 2009-11-18 - 主分类号： G11C8/16 文献下载
摘要：本发明公开了一种半导体集成电路。在具有多进出口结构的寄存器文卷的半导体集成电路中，第1保持电路20A是专门使用于具有1个第1写入进出口部21AW及两个第1读出进出口部21AR1、21AR2的第1功能块。第2保持电路30B是专门使用于具有一个第2写入进出口部31AW及1个第2读出进出口部31BR的第2功能块。当产生要将第1保持电路20A的保持数据从例如第2读出进出口部31BR读出时，在将第2保持电路30B的数据锁存在门闩电路40中后，将第1保持电路20A的数据传送到第2保持电路30B中，接着，将已锁存在上述门闩电路40中的第2保持电路30B的数据传送到第1保持电路20A中，进行数据的交换。因此，大大地削减了寄存器文卷所必需的面积。
半导体集成电路

[发明专利]半导体集成电路-CN200910142731.9有效
发明人： 炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2005-07-26 - 公布日： 2009-10-28 - 主分类号： H03K19/017 文献下载
摘要：本发明提供一种半导体集成电路，其接收时钟脉冲、多个数据及用于选择上述各数据的多个选择信号，且当上述时钟脉冲跳变时将由上述选择信号选定的1个数据输出到保持电路，该半导体集成电路包括非选择状态检测电路，该非选择状态检测电路检测全部上述多个选择信号都没有选择上述多个数据的任何一个的状态，当上述非选择状态检测电路检测到全部上述多个选择信号都没有选择上述多个数据的任何一个的状态时，防止上次所选定的数据发生变化来保持上述保持电路的输出数据。
半导体集成电路

[发明专利]半导体集成电路以及使用该半导体集成电路的装置-CN200810168951.4无效
发明人：和田享;炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2008-09-26 - 公布日： 2009-04-08 - 主分类号： H04L7/00 文献下载
摘要：本发明提供一种半导体集成电路以及使用该半导体集成电路的装置。在具备发送所得到的外部数据信号DIN的发送电路的半导体集成电路中，如下构成发送电路。即，在发送电路中设置：输入基准时钟CK，并与基准时钟CK同步，保持外部数据信号DIN的发送用双稳态多谐振荡器电路；将基准时钟CK分频至n/m倍(m、n为2以上的整数且n＞m)后输出的分频电路；传送发送用双稳态多谐振荡器保持的数据信号的数据信号用缓冲器电路；和传送分频电路的输出的时钟用缓冲器电路。
半导体集成电路以及使用装置

[发明专利]放大器-CN200810130617.X有效
发明人： 炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2005-01-06 - 公布日： 2008-12-31 - 主分类号： H03K19/003 文献下载
摘要：提供了一种放大器。目的在于节省半导体集成电路2A中由于漏电流而增加的功耗，该漏电流由生产加工、温度和电源电压的变化所造成。设有半导体集成电路2A、漏电流检测电路3、比较操作电路4和施加电压输出电路5A。半导体集成电路2A具有包括进行预定功能操作的多个功能MOSFET的电路体21、以及包括监视功能MOSFET的特性的多个监视(monitor)NMOSFET 23的监视电路22A。漏电流检测电路3检测对应于来自多个监视NMOSFET 23的漏电流的泄漏数据。比较操作电路4从多段泄漏数据中提取使电路体21的漏电流最小化的一段泄漏数据。施加电压输出电路5A基于该施加电压数据而设定。
放大器

[发明专利]半导体器件-CN200810089775.5无效
发明人： 炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2005-08-02 - 公布日： 2008-09-03 - 主分类号： H03K19/003 文献下载
摘要：根据本发明的半导体器件包括：具有预定功能的第一半导体集成电路(11)，该第一半导体集成电路输出所需的输出信号；第二半导体集成电路(12)，其中提供有多个用于根据具有不同定时的多个栅极信号独立地来回转换导通状态和非导通状态的MOS元件(PMOS晶体管或NMOS晶体管)，并且该多个MOS元件并联连接到该第一半导体集成电路的输出或输入；脉冲产生电路(13)，用于产生和输出多个栅极信号φi(i＝1，2，3)，每个栅极信号具有关于该第二半导体集成电路中的多个MOS元件的不同定时。
半导体器件

[发明专利]半导体集成电路-CN200680032025.3有效
发明人： 炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2006-08-29 - 公布日： 2008-08-27 - 主分类号： H03K5/12 文献下载
摘要：半导体集成电路提供有检测信号线的电压电平的电压电平检测器；和检测跃迁时段的时间长度的跃迁时间检测器，其中，信号线基于电压电平检测器检测到的电压电平从非激活的电压状态转变为激活的电压状态。电压电平检测器检测跃迁时段中的信号线的电压电平。
半导体集成电路

[发明专利]存储装置-CN200810083126.4无效
发明人： 炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2003-09-12 - 公布日： 2008-08-20 - 主分类号： G11C8/16 文献下载
摘要：本发明提供了至少一条读取字线15、16和17，用于将读取控制信号发送的存储器单元、至少一条读取位线18、19和20，用于根据对与读取字线相对应的读取控制信号的启动，将存储器单元的信息发送到外部、至少一条写入字线11和12，用于将写入控制信号发送到存储器单元、和至少一条写入位线13和14，用于根据对与写入字线相对应的写入控制信号的启动，将外部信息发送到存储器单元，其中，尽可能交替地提供读取位线和写入位线，并且控制读取控制信号和写入控制信号，以便不同时启动它们。
存储装置

[发明专利]半导体集成电路-CN200680028484.4有效
发明人： 炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2006-07-31 - 公布日： 2008-08-06 - 主分类号： H03K17/687 文献下载
摘要：一种半导体集成电路(1)，包括衬底电压控制电路(10A)、漏极电流调节器(E1)、MOS器件特性检测电路(20)和漏极电流补偿器(E2)。衬底电压控制电路(10A)至少具有一个用于控制半导体集成电路(1)的衬底电压供给的衬底电压供给MOS器件(m1)。漏极电流调节器(E1)通过控制衬底电压供给MOS器件(m1)的衬底电压，来调节衬底电压供给MOS器件(m1)的漏极电流。MOS器件特性检测电路(20)具有用于检测衬底电压供给MOS器件(m1)的特性的特性检测器件(m2)。漏极电流补偿器(E2)通过根据MOS器件特性检测电路(20)所检测的衬底电压供给MOS器件(m1)的特性，控制衬底电压供给MOS器件(m1)的衬底电压，来校正衬底电压供给MOS器件(m1)的漏极电流。
半导体集成电路

[发明专利]电子装置及包括该装置的通信装置-CN200710194772.3有效
发明人： 炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2007-12-06 - 公布日： 2008-06-11 - 主分类号： H03K17/04 文献下载
摘要：本发明公开了一种电子装置及包括该装置的通信装置，在根据本发明的电子装置中，第一信号线驱动晶体管的源极连接到第一电源，第一信号线驱动晶体管的漏极连接到信号线，并且控制电路控制栅极电压，使得在信号线中电位跃变期间，在信号线中流动的电流向着信号线的电位跃变的电压方向被放大，并且控制电路进一步控制栅极电压，使得在信号线中电位跃变之后，在信号线中电位跃变之后获得的电压值被保持。
电子装置包括通信

[发明专利]前向体偏置控制的半导体集成电路-CN200710109460.8无效
发明人： 炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2007-06-21 - 公布日： 2007-12-26 - 主分类号： H01L27/092 文献下载
摘要：本发明公开了一种半导体集成电路，在第一功能块中，PMOS晶体管的源电压输入端子和NMOS晶体管的衬底电压输入端子分别与其电源端子连接。第i(1≤i≤n－1)功能块中的该PMOS晶体管的衬底电压输入端子和其中的NMOS晶体管的源电压输入端子与第(i+1)功能块中的PMOS晶体管的源电压输入端子和包括在其中的NMOS晶体管的衬底电压输入端子双极连接。在该第n功能块中，PMOS晶体管的衬底电压输入端子和NMOS晶体管的源电压输入端子分别与其电源端子连接。
偏置控制半导体集成电路

[发明专利]半导体集成电路-CN200680001466.7有效
发明人： 炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2006-10-17 - 公布日： 2007-12-19 - 主分类号： H03K3/3562 文献下载
摘要：在带有数据选择功能的动态式触发电路中，当例如由选择信号(S0)选择了高电平的数据(D0)时，第一节点(N1)变为低电平，第二动态电路(1B)的第二节点(N2)变为高电平，输出信号(Q)变为高电平。在这样的状态下，当选择信号(S0～S2)未选择多个数据(D0～D2)中的任何一个时，变为如下状态，即第一节点(N1)变为高电平，上述第二节点(N2)中的电荷被放电，输出信号(Q)误动作为低电平。但是，在这样的情况下，输出节点(N3)变为高电平，第四节点(N4)变为低电平，上述第二动态电路(1B)的n型晶体管(Tr6)截止，第二节点(N2)的放电被阻止。因此，能够很好地确保动作的高速性，并且即使在多个数据均未被选择的情况下也能够正常动作。本电路被用于预定的电路，例如数据通路的发送通路、纵横总线接线器或可重新配置的处理部件的输入部。
半导体集成电路

[发明专利]用于设计半导体集成电路的单元配置方法-CN200710107029.X无效
发明人： 炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2007-05-17 - 公布日： 2007-11-21 - 主分类号： G06F17/50 文献下载
摘要：本发明提供了一种单元配置方法，首先输入逻辑电路信息，该信息定义有进行设计的半导体集成电路的触发器以及触发器之间的逻辑电路。解析该逻辑电路信息以检测出夹在两个触发器之间的逻辑电路。计算被检测出的逻辑电路的逻辑级数。根据计算出的逻辑级数确定用于所述逻辑电路的单元要连接到哪一衬底电位。
用于设计半导体集成电路单元配置方法

[发明专利]半导体集成电路设备-CN200610171265.3无效
发明人： 炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2006-12-28 - 公布日： 2007-07-04 - 主分类号： H01L27/04 文献下载
摘要：经由功率检测补偿电路1D从电源电路1C的调节器电路11C和21C将源极电压和基底电压提供给半导体集成电路1E。将调节器的功率效率值存储在电阻器13D中，将各种检测信息和功率值输入到运算器14D，累加调节器电路11C和21C的功率值和功率效率值，并且输出半导体集成电路1E和电源电路1C的电源总和。将与半导体集成电路1E的各种检测信息对应的最小功率实施信息存储在LUT 15D中。控制可变电阻器R1a和R2a，以确定调节器电路11C和21C的参考电压值，从而通过将最小功率实施信息与运算器14D的输出进行比较，电源总和是最小功率值。
半导体集成电路设备

[发明专利]半导体集成电路-CN200610108488.5有效
发明人： 炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2006-08-01 - 公布日： 2007-02-07 - 主分类号： H01L27/04 文献下载
摘要：提供一种半导体集成电路，包括：第1极性(P)的第1基板(PWELL1)，其被赋予第1基板电位(VBN1)；第1极性(P)的第2基板(PWELL2)，其被赋予与第1基板电位(VBN1)不同的第2基板电位(VBN2)和与第1极性(P)不同的第2极性(N)的第3基板(NWELL)，第1基板(PWELL1)与形成于该基板(PWELL1)上的MOSFET的源极所连接的电源或地分离，第3基板(NWELL)在第1基板(PWELL1)与第2基板(PWELL2)之间与第1及第2基板(PWELL1、PWELL2)相邻配置，在第3基板(NWELL)上形成有电路元件。
半导体集成电路

[发明专利]半导体集成电路-CN200580000639.9有效
发明人： 炭田昌哉 -专利权人：松下电器产业株式会社
申请日： 2005-06-08 - 公布日： 2006-08-16 - 主分类号： G11C11/41 文献下载
摘要：本发明公开了一种半导体集成电路。在具有多进出口结构的寄存器文卷的半导体集成电路中，第1保持电路20A是专门使用于具有1个第1写入进出口部21AW及两个第1读出进出口部21AR1、21AR2的第1功能块。第2保持电路30B是专门使用于具有一个第2写入进出口部31AW及1个第2读出进出口部3 1BR的第2功能块。当产生要将第1保持电路20A的保持数据从例如第2读出进出口部31BR读出时，在将第2保持电路30B的数据锁存在门闩电路40中后，将第1保持电路20A的数据传送到第2保持电路30B中，接着，将已锁存在上述门闩电路40中的第2保持电路30B的数据传送到第1保持电路20A中，进行数据的交换。因此，大大地削减了寄存器文卷所必需的面积。
半导体集成电路

1
2
下一页»
尾页
共 27 条