“潘立阳”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果91个，建议您升级VIP下载更多相关专利

[发明专利]动态随机存取存储器阵列电路-CN202310485805.9在审
发明人： 潘立阳;谢翔;黄焘 -专利权人：北京超弦存储器研究院;清华大学
申请日： 2023-04-28 - 公布日： 2023-08-22 - 主分类号： G11C11/4063 文献下载
摘要：本公开提供了一种动态随机存取存储器(DRAM)阵列电路。根据本公开的DRAM阵列电路包括N行M列动态随机存取存储器单元电路，M和N是大于零的自然数，其中动态随机存取存储器单元电路中的每一个包括：写入晶体管，其栅极连接到写入字线，其第一源/漏极连接到写入位线，并且其第二源/漏极连接到存储节点；和存储晶体管，其栅极连接到存储节点，其第一源/漏极连接到读取字线，并且其第二源/漏极连接到读取位线，其中在写入操作中，写入字线在低于地电压的第一电压和高于或等于电源电压的第二电压操作。根据本公开的DRAM阵列电路可以延长数据存储时间，进而减少由于刷新操作而中断的频率，降低整体电路的功耗。
动态随机存取存储器阵列电路

[发明专利]动态随机存取存储器单元电路及其写入方法-CN202310484756.7在审
发明人： 潘立阳;谢翔;黄焘 -专利权人：北京超弦存储器研究院;清华大学
申请日： 2023-04-28 - 公布日： 2023-07-18 - 主分类号： G11C11/4063 文献下载
摘要：本公开提供了动态随机存取存储器(DRAM)单元电路及其写入方法。根据本公开的DRAM单元电路包括：写入晶体管，其栅极连接到写入字线，其第一源/漏极连接到写入位线，并且其第二源/漏极连接到存储节点；以及存储晶体管，其栅极连接到存储节点，其第一源/漏极连接到读取字线，并且其第二源/漏极连接到读取位线，其中在写入操作中，写入字线在低于地电压的第一电压和高于或等于电源电压的第二电压操作。根据本公开的DRAM单元电路及其写入方法可以延长DRAM单元电路的数据存储时间，进而减少由于DRAM单元电路刷新而中断的频率，降低DRAM单元电路的功耗。
动态随机存取存储器单元电路及其写入方法

[发明专利]动态随机存取存储器单元电路及其写入方法-CN202310484753.3在审
发明人： 潘立阳;谢翔;黄焘 -专利权人：北京超弦存储器研究院;清华大学
申请日： 2023-04-28 - 公布日： 2023-06-30 - 主分类号： G11C11/4063 文献下载
摘要：本公开提供了动态随机存取存储器(DRAM)单元电路及其写入方法。根据本公开的DRAM单元电路包括：写入晶体管，其栅极连接到写入字线，其第一源/漏极连接到写入位线，其第二源/漏极连接到存储节点；存储晶体管，其栅极连接到存储节点，其第一源/漏极连接到源极线；以及读取晶体管，其栅极连接到读取字线，其第一源/漏极连接到存储晶体管的第二源/漏极，其第二源/漏极连接到读取位线，其中在写入操作中，写入字线在低于地电压的第一电压和高于或等于电源电压的第二电压操作。根据本公开的DRAM单元电路及其写入方法可以延长DRAM单元电路的数据存储时间，进而减少由于DRAM单元电路刷新而中断的频率，降低DRAM单元电路的功耗。
动态随机存取存储器单元电路及其写入方法

[发明专利]动态随机存取存储器阵列电路及其写入操作中的行驱动方法-CN202310487636.2在审
发明人： 潘立阳;谢翔;黄焘 -专利权人：北京超弦存储器研究院;清华大学
申请日： 2023-04-28 - 公布日： 2023-06-30 - 主分类号： G11C11/4063 文献下载
摘要：本公开提供了动态随机存取存储器(DRAM)阵列电路及其写入操作中的行驱动方法。根据本公开的DRAM阵列电路包括2N行M列DRAM单元电路，M和N是大于零的自然数，DRAM单元电路均包括：写入晶体管，其栅极连接到写入字线，其第一源/漏极连接到写入位线，其第二源/漏极连接到存储节点；存储晶体管，其栅极连接到存储节点，其第一源/漏极连接到源极线；和读取晶体管，其栅极连接到读取字线，其第一源/漏极连接到存储晶体管的第二源/漏极，其第二源/漏极连接到读取位线，在写入操作中写入字线在低于地电压的第一电压和高于或等于电源电压的第二电压操作，在DRAM阵列电路中，第2n和第2n+1行DRAM单元电路共用一个源极线，其中0≤n≤N‑1。
动态随机存取存储器阵列电路及其写入操作中的驱动方法

[发明专利]动态随机存取存储器单元电路及其写入方法-CN202310484759.0在审
发明人： 潘立阳;谢翔;黄焘 -专利权人：北京超弦存储器研究院;清华大学
申请日： 2023-04-28 - 公布日： 2023-06-27 - 主分类号： G11C11/4063 文献下载
摘要：本公开提供了动态随机存取存储器(DRAM)单元电路及其写入方法。根据本公开的DRAM单元电路包括：N型存取晶体管，其栅极连接到字线并且其第一源/漏极连接到位线；以及存储电容器，其第一极板连接到N型存取晶体管的第二源/漏极并且其第二极板连接到源极线，其中在写入操作中，字线在地电压、高于或等于电源电压的第一电压以及N型存取晶体管的阈值电压和第一电压之间的第二电压操作，以及在写入操作中，当字线在第二电压操作时，源极线在电源电压操作。根据本公开的DRAM单元电路及其写入方法可以延长DRAM单元电路的数据存储时间，进而减少由于DRAM单元电路的刷新操作而中断的频率，降低DRAM单元电路的功耗。
动态随机存取存储器单元电路及其写入方法

[发明专利]采样单元及其操作方法、电子装置和像素单元-CN202210399920.X在审
发明人： 潘立阳;孙科阳;王喆垚 -专利权人：清华大学
申请日： 2022-04-15 - 公布日： 2022-07-22 - 主分类号： H04N5/369 文献下载
摘要：一种采样单元及其操作方法以及包括采样单元的电子装置和像素单元。该采样单元包括开关晶体管、第一源极跟随晶体管、第二源极跟随晶体管和第一读出选择晶体管，其中第一源极跟随晶体管的第一源漏极为与开关晶体管的第一源漏极电连接，第一源极跟随晶体管的第二源漏极与第二源极跟随晶体管的栅极电连接，第一源极跟随晶体管的栅极配置为接收第一电压控制信号，第二源极跟随晶体管的第一源漏极与第一读出选择晶体管的第一源漏极电连接，并且开关晶体管的栅极被配置为接收感光信号。该采样单元可以实现对强度极小的感光信号进行采样，并且可以进一步得出其功率密度。
采样单元及其操作方法电子装置像素

[发明专利]晶闸管-CN202210399259.2在审
发明人： 潘立阳;孙科阳;王喆垚 -专利权人：清华大学
申请日： 2022-04-15 - 公布日： 2022-07-15 - 主分类号： H01L29/423 文献下载
摘要：一种晶闸管。该晶闸管包括半导体衬底、栅绝缘层、主栅极和第一侧栅极。该半导体衬底包括主表面，且主表面包括相邻设置的具有不同掺杂类型的第一区和第二区，第一区包括与第二区具有第一间隔的第三区，第二区包括与第一区具有第二间隔的第四区，第一间隔与第二间隔形成晶闸管的沟道区；栅绝缘层设置在主表面上；主栅极设置在栅绝缘层上，并且在垂直于主表面的方向上至少部分地对应于沟道区设置；第一侧栅极与主栅极彼此绝缘地且相邻地设置在栅绝缘层上。该晶闸管通过侧栅极结构增强了对沟道区载流子的控制能力，从而能够快速开启和关断。
晶闸管

[发明专利]光探测器单元及其操作方法、电子装置和像素单元-CN202210400072.X在审
发明人： 潘立阳;孙科阳;王喆垚 -专利权人：清华大学
申请日： 2022-04-15 - 公布日： 2022-07-15 - 主分类号： H01L27/146 文献下载
摘要：一种光探测器单元及其操作方法以及包括光探测器单元的电子装置和像素单元。该光探测器单元包括控制电路和与控制电路耦接的感光器件；该感光器件包括：包含主表面的半导体衬底；设置在主表面上的栅绝缘层；相邻地设置在栅绝缘层上的主栅极、第一侧栅极和第二侧栅极；以及设置在主表面上的第一电极、第二电极、第三电极和第四电极。该光探测器单元还包括第一选择晶体管、第二选择晶体管和复位晶体管，这些晶体管的源漏极分别与感光器件的多个电极中的相应的一个电极电连接。该光探测器单元可以快速进入光感应模式，并且可以实现在多个感应模式之间快速切换。
探测器单元及其操作方法电子装置像素

[发明专利]阻变存储阵列及其操作方法、阻变存储器电路-CN201911416893.7有效
发明人： 潘立阳;孙婧瑶;吴华强 -专利权人：清华大学
申请日： 2019-12-31 - 公布日： 2022-06-03 - 主分类号： G11C13/00 文献下载
摘要：一种阻变存储阵列及其驱动方法、阻变存储器电路，该阻变存储阵列包括多个存储单元、多条位线、多条字线及多个块选择电路。每个存储单元包括阻变器件和开关器件。该多个存储单元沿第一方向和第二方向排列为多个存储单元行和多个存储单元列，该多条位线与该多个存储单元列一一对应连接。该块选择电路配置为响应于块选择电压，将操作电压写入所对应连接的位线。每个存储单元行的存储单元的开关器件的第二端彼此电连接。该阻变存储阵列有助于简化电路的制作工艺并提高良率。
存储阵列及其操作方法存储器电路

[发明专利]阻变存储阵列的操作方法-CN201911409107.0有效
发明人： 潘立阳;孙婧瑶;吴华强 -专利权人：清华大学
申请日： 2019-12-31 - 公布日： 2021-11-09 - 主分类号： G11C13/00 文献下载
摘要：一种阻变存储阵列的操作方法，该阻变存储阵列包括多个存储单元、多条位线、多条字线、多个块选择电路及多个初始化电路。每个存储单元包括阻变器件和开关器件。该多个存储单元沿第一方向和第二方向排列为多个存储单元行和多个存储单元列，该多条位线与该多个存储单元列一一对应连接。该操作方法包括：将该多个块选择电路关闭，并通过该多个初始化电路及该多条位线对选中的至少一个存储单元行的存储单元进行第一初始化操作和第二初始化操作。通过该操作方法获得的阻变器件的电阻值具有更好的精确度和一致性。
存储阵列操作方法

[发明专利]阻变存储阵列及其操作方法、阻变存储器电路-CN201911409161.5有效
发明人： 潘立阳;孙婧瑶;吴华强 -专利权人：清华大学
申请日： 2019-12-31 - 公布日： 2021-11-09 - 主分类号： G11C13/00 文献下载
摘要：一种阻变存储阵列及其操作方法、阻变存储器电路，该阻变存储阵列包括多个存储单元、多条位线、多条字线、多个块选择电路及多个初始化电路。每个存储单元包括阻变器件和开关器件。该多个存储单元沿第一方向和第二方向排列为多个存储单元行和多个存储单元列，该多条位线与该多个存储单元列一一对应连接。该块选择电路配置为响应于块选择电压，将读写操作电压写入所对应连接的位线。该初始化电路配置为响应于初始化控制电压，将初始化操作电压写入所对应连接的位线。该阻变存储阵列有助于降低电路的耐压要求及尺寸并降低初始化操作时间，从而降低工艺成本和初始化测试成本。
存储阵列及其操作方法存储器电路

[发明专利]NAND Flash存储系统保存期间数据分步加重方法-CN201510868174.4有效
发明人： 潘立阳;麻昊志;高忠义 -专利权人：清华大学;清华大学深圳研究生院
申请日： 2015-12-01 - 公布日： 2019-10-29 - 主分类号： G11C16/06 文献下载
摘要：本发明公开了一种NAND Flash存储系统保存期间数据分步加重方法，该加重方法包括以下步骤：在NAND Flash存储器写入数据之后，判断写入数据所在数据块是否被写满，以及判断数据块是否属于高磨损块；如果数据块被写满且属于高磨损块，则对数据块进行标记，并记录数据更新时间；在数据期间，查询被标记的数据块上一次数据加重操作的实施时间，并判断实施时间是否达到预设时间间隔；如果实施时间达到所述预设时间间隔，则对被标记的数据块进行数据加重，并更新数据加重操作实施时间。该保存期间数据分步加重方法，可以减少数据保持错误率，提升数据存储可靠性。
nand flash 存储系统保存期间数据分步加重方法

[发明专利]NAND Flash存储系统高磨损区域数据预加重方法-CN201510866902.8有效
发明人： 潘立阳;麻昊志;高忠义 -专利权人：清华大学;清华大学深圳研究生院
申请日： 2015-12-01 - 公布日： 2019-10-29 - 主分类号： G11C16/06 文献下载
摘要：本发明公开了一种NAND Flash存储系统高磨损区域数据预加重方法，该方法包括以下步骤：在NAND Flash存储器写入数据之后，判断写入数据所在数据块是否被写满；如果数据块已经被写满，查询该数据块的磨损程度信息；根据磨损程度信息判断该数据块是否属于高磨损块；如果数据块属于高磨损块，则对该数据块进行数据预加重。本发明的NAND Flash存储系统高磨损区域数据预加重方法，可以减少高磨损区域存储单元数据保持期间由浮栅电荷损失所诱发的数据保持错误数量，提高数据保存可靠性。
nand flash 存储系统磨损区域数据加重方法

[发明专利]NAND存储器结构、形成方法和三维存储器阵列-CN201610245529.9有效
发明人： 潘立阳 -专利权人：清华大学
申请日： 2016-04-19 - 公布日： 2019-05-31 - 主分类号： H01L27/1157 文献下载
摘要：本发明公开了一种NAND存储器结构的形成方法，该形成方法包括以下步骤：提供半导体衬底，在衬底之中形成的多组源极选择晶体管；在源极选择晶体管之上形成纵向叠层结构的存储单元，纵向叠层结构的存储单元包括垂直沟道、多层存储栅介质、形成在垂直沟道之外的位线选择管栅极和叠层字线，其中，源极选择晶体管的漏极与垂直沟道底部的多层存储栅介质接触；在纵向叠层结构的存储单元之上形成位线；通过位线和叠层字线向源极选择晶体管的漏极与垂直沟道之间的多层存储栅介质施加击穿电压。该NAND存储器的形成方法，可以降低工艺难度，降低成本，提高集成密度。本发明还公开一种NAND存储器结构及其形成方法和三维存储器阵列。
nand 存储器结构形成方法三维阵列

[发明专利]一种对SM4算法实现破解的方法-CN201610368780.4有效
发明人：乌力吉;雷潜;张向民;潘立阳 -专利权人：清华大学
申请日： 2016-05-30 - 公布日： 2019-04-12 - 主分类号： H04L9/06 文献下载
摘要：本发明公开了一种对SM4算法实现破解的方法，包括：生成多条明文并将各明文通过带有掩码措施复合域S盒进行加密；在各明文加密过程中采用故障时钟逐次攻击S盒各S单盒的首轮输出，从而获取S盒各单盒零值输入对应明文；根据各单盒零值输入对应明文反推获取S盒加密密钥。本发明可以破解SM4算法的加密密钥。
一种 sm4 算法实现破解方法

1
2
3
4
5
6
7
下一页»
尾页
共 91 条