专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果292个,建议您升级VIP下载更多相关专利
  • [实用新型]固态硬盘的电路板和固态硬盘产品-CN202320296002.4有效
  • 孙成思;徐兴文;徐永刚 - 深圳佰维存储科技股份有限公司
  • 2023-02-14 - 2023-10-27 - H05K1/18
  • 本实用新型公开一种固态硬盘的电路板和固态硬盘产品,固定硬盘的电路板包括基板、布线层和备电电路;其中,布线层设于基板的板面;备电电路用于给硬盘系统供电,备电电路包括至少一个储能电容,储能电容设置在基板的内部。本实用新型技术方案,通过将备电电路的储能电容设置在基板的内部,使备电电路整体对电路板布板面积的占用减小,从而降低了对固态硬盘的整体硬件信号质量的影响,有效提升了固态硬盘的整体硬件信号质量;并且,由于基板内置了储能电容,使固态硬盘的电路板,减少了大量外部备电储能电容,降低了固态硬盘的电路板的硬件成本,因此,可以节约固态硬盘的成本。
  • 固态硬盘电路板产品
  • [发明专利]元数据命中率提升方法、装置、存储介质及电子设备-CN202010435232.5有效
  • 胡伟 - 深圳佰维存储科技股份有限公司
  • 2020-05-21 - 2023-09-12 - G06F12/06
  • 本发明公开了一种元数据命中率提升方法、装置、存储介质及电子设备,该元数据命中率提升方法包括:获取第一缓存区的待释放元数据;将待释放元数据进行数据压缩,得到已压缩元数据,将已压缩元数据存储在第二缓存区;在第一缓存区和第二缓存区中读取目标元数据。本发明除了原先存储元数据的第一缓存区之外,还设置有第二缓存区用来对第一缓存区的待释放元数据进行数据压缩后存储,其中,将元数据进行压缩存储之后,使得相同的缓存空间可以存储更多的元数据,从而提升了元数据命中率;同时,减少了元数据在缓存中的换入换出操作次数,从而提升随机系统的读写性能。
  • 数据命中率提升方法装置存储介质电子设备
  • [实用新型]运行内存芯片测试板和运行内存芯片测试装置-CN202223271992.0有效
  • 孙成思;刘冲;徐永刚;陈晓琪 - 深圳佰维存储科技股份有限公司
  • 2022-12-06 - 2023-09-12 - G01R1/04
  • 本实用新型公开一种运行内存芯片测试板和运行内存芯片测试装置,运行内存芯片测试板包括基板以及设于所述基板上的数据传输接口、封装单元、控制部件和连接器,基板表面设置有用于连接电子元件的电连接走线;数据传输接口立于基板上,用于传输数据和烧录系统程序,封装单元与数据传输接口电连接,控制部件与封装单元电连接,包括电源键,电源键用于控制运行内存芯片测试板得电/断电,连接器与封装单元和运行内存芯片电连接,用于传输数据以及向运行内存芯片测试板供电。本实用新型的运行内存芯片测试板结构简单,测试更准确,降低了测试成本。
  • 运行内存芯片测试装置
  • [发明专利]坏块处理方法及装置-CN202010167035.X有效
  • 赖文辉;叶欣;张翔;李振华 - 深圳佰维存储科技股份有限公司
  • 2020-03-11 - 2023-08-29 - G06F11/10
  • 本发明公开一种坏块处理方法,该坏块处理方法包括:读取目标块中的存储数据;当读取存储数据出现ECC失效时,获取目标块的错误代码;根据错误代码记录的数据,对目标块进行读取错误类型解析,确定目标块的读取错误类型;根据目标块的读取错误类型,对目标块进行状态标识。本发明所提出的坏块处理方法能够在出现ECC失效时,确定目标块的读取错误类型,以将软件原因造成的出现读取错误的目标块标识为待确定块,而不是直接将此目标块标识为坏块。如此,若待确定块确是因为软件原因造成读取错误,则可通过软件优化以使得待确定块正常使用,从而减少坏块数量,降低可用块的擦写次数,延长产品的使用周期。此外,本发明还公开一种坏块处理装置。
  • 处理方法装置
  • [发明专利]映射关系处理方法及装置-CN202010329132.4有效
  • 邓羽;高嵊昊 - 深圳佰维存储科技股份有限公司
  • 2020-04-23 - 2023-08-29 - G06F12/1009
  • 本发明实施例公开一种映射关系处理方法,适用于固态硬盘的顺序写操作,该映射关系处理方法包括:将已写入数据的映射关系,按照起始地址加映射单元数量的方式进行记录并保存;所述起始地址为首个写入数据的物理地址和逻辑地址,所述映射单元为单个逻辑地址与物理地址的映射;在映射单元的数量达到预设值时,对已写入数据的映射关系进行分时或分量处理,并将处理后所获得的地址映射表进行保存。本发明实施例所公开的映射关系处理方法通过分时或分量的方式,对地址映射关系进行多轮分次转化处理,以便实现用户数据的间歇性处理,从而提高数据写入性能。此外,本发明实施例还公开一种映射关系处理装置。
  • 映射关系处理方法装置
  • [实用新型]供电控制电路及固态硬盘-CN202223211788.X有效
  • 孙成思;李振华;刘冲 - 深圳佰维存储科技股份有限公司
  • 2022-11-29 - 2023-07-11 - G06F1/26
  • 本实用新型公开一种供电控制电路及固态硬盘,供电控制电路包括延时单元、控制单元、至少两个电压转换单元和至少一个阻值调节单元。延时单元的输入端电连接电源,输出端电连接控制单元,延时单元用于延缓其输出端的电压变化速度;控制单元电连接各个电压转换单元的使能端,用于在延时单元的输出端电压的上升(或下降)过程中,按顺序陆续控制各个电压转换单元启动(或停止)工作;各个电压转换单元的输入端电连接电源,输出端分别电连接不同的供电输出端,至少一个电压转换单元的取样端电连接阻值调节单元,阻值调节单元用于调节取样端的分压占比。本实用新型技术方案能够对多供电输出端实现上下电时序控制,并能实现各供电电路的偏压测试功能。
  • 供电控制电路固态硬盘
  • [外观设计]内存条马甲-CN202330013857.7有效
  • 孙成思;杨鹏亮 - 深圳佰维存储科技股份有限公司
  • 2023-01-09 - 2023-07-11 - 14-99
  • 1.本外观设计产品的名称:内存条马甲。2.本外观设计产品的用途:用于安装在电脑内存条上,起到装饰和保护内存条的作用。3.本外观设计产品的设计要点:在于形状。4.最能表明设计要点的图片或照片:立体图。5.本外观设计产品的后视图与主视图相同,右视图与左视图相同,故省略后视图和右视图。
  • 内存条马甲
  • [发明专利]数据预判方法、装置和可读存储介质-CN201911400215.1有效
  • 叶欣;朱钦床;张翔;黄裕全 - 深圳佰维存储科技股份有限公司
  • 2019-12-30 - 2023-06-27 - G06F3/06
  • 本发明公开了一种数据预判方法、装置和可读存储介质,其中,数据预判方法包括当接收到数据访问请求时,确定数据访问请求是否指定目标访问数据的长度;当数据访问请求未指定目标访问数据的长度时,查找数据访问请求所携带的逻辑地址指向的数据访问日志;根据数据访问日志判定数据访问请求的操作类型;根据判定结果执行对应的操作。本发明解决了数据访问请求未指定数据长度的情况下难以判定操作类型的问题,提高了对主机端发出的数据访问请求的预判准确率,因而提高了FTL对不同类型的数据访问请求的区分处理的能力。
  • 数据方法装置可读存储介质
  • [发明专利]数据写入方法、装置、设备及计算机可读存储介质-CN202010597425.0有效
  • 何振川;叶欣 - 深圳佰维存储科技股份有限公司
  • 2020-06-28 - 2023-06-13 - G06F3/06
  • 本发明公开一种数据写入方法,该数据写入方法包括:当接收到数据写入指令时,同时将待写入数据写入第一数据写入组的单层存储块SLC和两层存储块MLC;获取SLC块和MLC块的物理地址,并将待写入数据中的已写入数据的逻辑地址分别与SLC块和MLC块的物理地址对应后写入第一映射关系表;修改第一映射关系表中的数据,得到第一保存映射关系表,第一保存映射关系表中待写入数据的已写入数据的逻辑地址仅对应MLC块的物理地址;对SLC块执行垃圾回收GC操作,以擦除写入SLC块的数据。本发明的数据写入方法具有写入时间短、速度快且功耗小的优点。此外,本发明还公开一种数据写入装置、设备和计算机可读存储介质。
  • 数据写入方法装置设备计算机可读存储介质
  • [实用新型]芯片封装结构及存储器-CN202222930730.4有效
  • 孙成思;覃云珍;李振华 - 深圳佰维存储科技股份有限公司
  • 2022-11-03 - 2023-06-13 - H01L25/065
  • 本实用新型公开一种芯片封装结构及存储器,该芯片封装结构包括:基板;至少两个芯片组,相邻设置于基板上,每一个芯片组中的芯片呈阶梯状依次堆叠;垫高层,设置于其中至少一个芯片组中,以使至少两个芯片组之间的部分或全部芯片形成高低错位。本实用新型的芯片封装结构,由基板、至少两个芯片组和垫高层组成,每一个芯片组中的芯片在基板的竖直方向上呈阶梯状依次堆叠,在其中至少一个芯片组中设置垫高层,以使至少两个芯片组之间的部分或全部芯片形成高低错位,利用错位高度差提供打线空间,每个芯片组之间可在该打线空间中进行打线且不互相影响,从而使得相邻芯片组之间无需隔开较大间距设置,可相应缩减基板设计尺寸,从而减小封装尺寸。
  • 芯片封装结构存储器

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top