|
|
钻瓜专利网为您找到相关结果 21个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体存储装置-CN202111630156.4在审
-
森郁
-
华邦电子股份有限公司
-
2021-12-28
-
2022-07-01
-
G11C11/4093
- 本发明提供了一种半导体存储装置，该半导体存储装置包括传输电路与控制电路。传输电路被配置为当使芯片选择信号有效时，根据外部时钟信号取得写入数据，并且传输到存储器单元阵列。控制电路被配置为根据外部时钟信号，在写入数据的第一写入数据输入期间，在芯片选择信号从有效变为无效时，维持传输电路的运作，以使第一写入数据传送到存储器单元阵列。本发明的半导体存储装置半导体存储装置，即使在数据写入期间执行半导体存储装置的非活化时，也可适当地将数据写入到半导体存储装置。
- 半导体存储装置
- [发明专利]内存系统及其操作方法-CN202111212239.1在审
-
森郁
-
华邦电子股份有限公司
-
2021-10-18
-
2022-04-22
-
G11C5/06
- 本发明提供一种内存系统及其操作方法，内存系统包括互相连接的多个内存芯片。每个内存芯片包括内存阵列、读写数据选通脚位、查找表存储器、芯片数量识别电路及控制逻辑电路。内存阵列存储数据。读写数据选通脚位与其他内存芯片的读写数据选通脚位互相连接。查找表存储器预先存储关联于芯片连接数量的多个微调偏移值。芯片数量识别电路根据状态信息识别出目前的芯片连接数量，并据以从查找表存储器找出选中的微调偏移值。控制逻辑电路反应于时钟信号而传输数据信号，并且根据选中的微调偏移值来调整时钟信号与数据信号之间的设定与保持时间。
- 内存系统及其操作方法
- [发明专利]电子熔丝电路及其操作方法-CN202010085227.6有效
-
森郁
-
华邦电子股份有限公司
-
2020-02-10
-
2022-04-19
-
G11C17/16
- 本发明提供一种电子熔丝电路，适用于存储器装置，电子熔丝电路包括多个电子熔丝组与控制电路。多个电子熔丝组的每一个具有多个电子熔丝。当电源开启时，控制电路检测多个电子熔丝组的每一个以产生检测信号，并依据检测信号判断多个电子熔丝组的每一个的多个电子熔丝是否已烧断，以决定是否对多个电子熔丝进行烧断操作。当依据检测信号判断多个电子熔丝中至少一个电子熔丝是已烧断电子熔丝时，控制电路闩锁至少一个已烧断电子熔丝的写入数据，并禁能对至少一个已烧断电子熔丝所属电子熔丝组的覆写操作。
- 电子电路及其操作方法
- [发明专利]位线电源供应装置-CN201910097861.9有效
-
森郁
-
华邦电子股份有限公司
-
2019-01-31
-
2020-12-29
-
G05F1/56
- 本发明提供一种位线电源供应装置，包括位线高电压产生器。位线高电压产生器包括第一电压产生电路和第二电压产生电路。第一电压产生电路包括第一传感器和第一线性电压调节器，第一传感器依据第一控制信号比较第一参考电压和位线高电压以产生第一感测电压。第一线性电压调节器依据第一感测电压以产生位线高电压。第二电压产生电路包括第二传感器和切换式电压调节器，第二传感器依据第二控制信号比较第一参考电压和位线高电压以产生第二感测电压。切换式电压调节器依据第二感测电压以产生位线高电压。
- 电源供应装置
- [发明专利]半导体存储器-CN201110065678.4有效
-
森郁;内田敏也
-
富士通半导体股份有限公司
-
2011-03-14
-
2011-10-19
-
G11C16/06
- 本发明公开了半导体存储器。该半导体存储器包括：读出放大器，该读出放大器响应于读出放大器使能信号的激活而操作并且根据位线的电压来确定非易失性存储元件中保持的逻辑，该电压随着流经真实元件晶体管的元件电流而变化；串联耦合在第一节点与地线之间的复制元件晶体管；以及定时生成单元。定时生成单元在经由复制元件晶体管耦合到地线的第一节点从高电平变化到低电平时激活读出放大器使能信号。复制元件晶体管包括接收恒定电压的控制栅和耦合到控制栅的浮栅。从而，可以根据存储元件的电特性来最优地设定读出放大器的激活定时。
- 半导体存储器
- [发明专利]半导体存储器-CN200810180426.4有效
-
森郁;奥山好明
-
富士通微电子株式会社
-
2005-11-15
-
2009-05-13
-
G11C29/24
- 本发明公开了半导体存储器。为了使所有存储器模块都具有相同结构，在每个存储器模块中形成冗余字线和冗余位线。冗余列选择线被布线为由存储器模块公用。形成列冗余电路以对应于各个存储器组，每个存储器组包含规定数目的存储器模块，列冗余电路根据使能信号而变得有效。当所有行命中信号被去激活时，列冗余选择电路根据模块地址信号激活使能信号。当行命中信号之一被激活时，列冗余选择电路激活与被激活的行命中信号相对应的使能信号。由于用于任意存储器组的列冗余电路可以根据行命中信号而变得有效，所以可以在不恶化访问操作期间的电特性的情况下提高故障消除效率。
- 半导体存储器
- [发明专利]半导体存储器及其测试方法-CN200710103306.X有效
-
森郁
-
富士通株式会社
-
2007-05-18
-
2007-11-21
-
G11C29/02
- 一种半导体存储器及其测试方法，其中在测试时在多个CR中设置任意操作模式信息，从而测试成本降低。多个CR保存操作模式信息。在CR控制电路以预定顺序检测到写入命令或读取命令时，CR控制电路以时分方式更新每个所述多个CR的操作模式信息。命令生成部响应于来自外部的控制信号，生成写入命令、读取命令、或者不出现写入操作或读取操作的测试开始命令。此外，命令生成部在多个CR每次更新时再次生成测试开始命令。数据板压缩电路根据代码将输入至部分数据板的测试数据反相后的数据或其原始状态用作其余数据板的数据，从而改变将被写入至多个CR的操作模式信息，所述代码由在发送测试开始命令时输入的部分地址表示。
- 半导体存储器及其测试方法
- [发明专利]半导体存储器和刷新周期控制方法-CN200710103967.2有效
-
森郁
-
富士通株式会社
-
2007-05-17
-
2007-11-21
-
G11C11/406
- 本发明公开了一种半导体存储器和刷新周期控制方法，通过根据半导体存储器温度适当改变刷新周期来降低待机电流。其中：温度检测部检测半导体存储器的温度。周期变化控制部发送周期变化信号，以在半导体存储器的温度达到预定周期变化温度时改变刷新周期。刷新时机信号产生部产生刷新时机信号，并响应周期变化信号改变刷新时机信号的周期。恒流产生电路产生产生刷新时机信号所用的电流。低温恒流设置电路用于在半导体存储器温度低于或等于周期变化温度的情况下指定产生信号的电平。高温恒流设置电路用于在半导体存储器温度高于该周期变化温度的情况下指定产生信号的电平。
- 半导体存储器刷新周期控制方法
- [发明专利]半导体存储器-CN200480043556.3有效
-
森郁
-
富士通株式会社
-
2004-08-05
-
2007-06-20
-
G11C11/401
- 在刷新操作之后，字控制电路保持在每个存储块中对应刷新地址而选择的字线选择信号线的选择状态。另外，字控制电路响应存取请求，仅去除选择根据对应该存取请求的外部地址所选择的存储块的字线选择信号线。在各个存储块中，由于在接收存取请求之前没有将选择过一次的字线选择信号线去除选择，因此，可以降低字线选择信号线的去除选择和选择的频率。其结果是，可以减少字线选择信号线的充放电电流，从而可以削减半导体存储器的电流消耗。
- 半导体存储器
|
