“桑吉夫·库马尔·甄恩”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果10个，建议您升级VIP下载更多相关专利

[发明专利]存储器器件以及操作存储器器件的方法-CN202210806854.3在审
发明人： 桑吉夫·库马尔·甄恩;阿图尔·卡多奇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-07-08 - 公布日： 2023-03-28 - 主分类号： G11C5/14 文献下载
摘要：本发明的实施例公开了一种存储器器件以及操作存储器器件的方法。本文所公开的实施例涉及在从休眠状态转换到操作状态时降低存储器器件的功耗。在一个方面，存储器器件包括用于储存数据的存储器单元。在一个方面，存储器器件包括输出驱动器，其被配置为：响应于指示存储器单元处于操作状态的休眠追踪信号生成指示储存的数据的输出信号，并且响应于指示存储器单元处于休眠状态的休眠追踪信号生成具有预定电压的输出信号而与储存的数据无关。在一个方面，休眠追踪信号从休眠控制信号延迟，使存储器单元在休眠状态或操作状态下操作。
存储器器件以及操作方法

[发明专利]存储器电路及其操作方法-CN202210964081.1在审
发明人： 桑吉夫·库马尔·甄恩;伊山·凯拉;阿图尔·卡多奇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-11 - 公布日： 2023-03-21 - 主分类号： G11C16/04 文献下载
摘要：一种存储器电路包括全局控制电路、第一局部控制电路和第一组字线后解码器电路，第一组字线后解码器电路耦合到被配置为储存第一组数据的第一组存储器单元。全局控制电路被配置为生成生成第一组全局预解码器信号、第二组全局预解码器信号和第一组局部地址信号。第一局部控制电路包括第一组中继器电路和第一时钟预解码器电路。第一组中继器电路被配置为响应于对应的第一和第二组全局预解码器信号生成第一和第二组局部预解码器信号。第一时钟预解码器电路被配置为响应于第一组局部地址信号和第一时钟信号生成第一和第二组时钟信号。本申请的实施例还提供了操作存储器电路的方法。
存储器电路及其操作方法

[发明专利]存储器电路、写入驱动器及其操作方法-CN202210926635.9在审
发明人： 桑吉夫·库马尔·甄恩;阿图尔·卡多奇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-08-03 - 公布日： 2022-12-06 - 主分类号： G11C11/413 文献下载
摘要：提供了用于限制SRAM单元中的负位线电压的系统和方法。可以在写入驱动器中实施电压限制器电路以控制施加在位线上的负电压的幅度。电压限制器电路可以在较低的操作电压电平下生成所需幅度的负位线电压。电压限制器电路还可以将负位线电压的幅度限制为不超过预定值。负位线电压幅度的降低可以降低SRAM单元的有效电源。本申请的实施例还提供了存储器电路、写入驱动器及其操作方法。
存储器电路写入驱动器及其操作方法

[发明专利]控制电路、读取开关驱动电路以及控制方法-CN202210141482.7在审
发明人： 桑吉夫·库马尔·甄恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-02-16 - 公布日： 2022-08-16 - 主分类号： G11C7/12 文献下载
摘要：本申请描述了控制位线预充电电路的电路和方法。例如，控制电路包括第一锁存器电路和第二锁存器电路。第一锁存器电路被配置为接收第一浅睡眠信号。第一锁存器电路根据时钟信号生成第二浅睡眠信号。第二锁存器电路被配置为接收第二浅睡眠信号。第二锁存器电路根据感测放大器使能信号生成第三浅睡眠信号。第二锁存器电路向位线读取开关提供第三浅睡眠信号，因此在感测放大器被使能后，切断读取开关的位线。本申请的实施例还提供了控制电路、读取开关驱动电路和控制位线预充电电路的方法。
控制电路读取开关驱动电路以及控制方法

[发明专利]存储器电路的位线预充电电路和方法-CN202111199397.8在审
发明人： 桑吉夫·库马尔·甄恩;鲁钦·詹;阿伦·阿丘坦;阿图尔·卡多奇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-10-14 - 公布日： 2022-02-22 - 主分类号： G11C5/14 文献下载
摘要：本发明的实施例提供了用于控制存储器电路的唤醒操作的系统和方法。存储器电路被配置为在唤醒期间顺序地对存储器阵列的位线进行预充电。存储器单元的第一位线接收睡眠信号，然后在第二互补位线预充电之前发生设计延迟。然后睡眠信号可以在每条位线的预充电之间具有进一步延迟的情况下对第二存储器单元的位线进行预充电。存储器电路被配置为当与该单元相关联的操作被指定时，同时对该存储器单元的两条位线进行预充电。
存储器电路位线预充电方法

[发明专利]使能信号发生器、存储器器件及其操作方法-CN202110903593.2在审
发明人： 桑吉夫·库马尔·甄恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-08-06 - 公布日： 2021-12-17 - 主分类号： G11C8/06 文献下载
摘要：提供了用于存储器器件的系统和方法。存存储器器件包括：存储器阵列；列选择电路，耦接至存储器阵列，其中列选择电路被配置为生成列选择信号；以及感测放大器，被配置为从存储器阵列接收数据信号。使能信号生成电路被配置为生成第一使能信号和第二使能信号。列选择电路基于第一使能信号生成列选择信号，并且感测放大器被配置为响应于第二使能信号而从存储器阵列接收数据信号。本发明的实施例还提供了使能信号发生器、存储器器件及其操作方法。
信号发生器存储器器件及其操作方法

[发明专利]存储器系统及控制其睡眠操作的方法-CN202110913706.7在审
发明人： 桑吉夫·库马尔·甄恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-08-10 - 公布日： 2021-12-17 - 主分类号： G11C8/08 文献下载
摘要：提供了存储器系统及控制其睡眠操作的方法。存储器系统可包括具有存储器单元和字线驱动器的存储器阵列，存储器阵列接收字线时钟信号，字线时钟信号使能和禁能该存储器单元的存储器读取和写入操作。存储器阵列还可包括耦合在字线驱动器和电源之间的开关电路，开关电路由本地字线睡眠信号控制以接通和断开到字线驱动器的电源。锁存电路可响应于延迟时钟信号和一个或多个电源管理控制信号而生成本地字线睡眠信号。字线时钟信号和延迟时钟信号都可根据存储器时钟信号变化而生成。锁存电路可使本地字线睡眠信号与延迟时钟信号同步，从而防止本地字线睡眠信号关闭字线驱动器的电源，直到字线路时钟信号禁能存储器单元的存储器读取和写入操作。
存储器系统控制睡眠操作方法

[发明专利]存储器电路以及控制存储器阵列的唤醒操作的方法-CN202110920274.2在审
发明人： 桑吉夫·库马尔·甄恩;赛赫尔·普列特·辛格;阿图尔·卡多奇 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-08-11 - 公布日： 2021-12-17 - 主分类号： G11C7/12 文献下载
摘要：提供存储器电路以及控制存储器阵列的唤醒操作的方法。存储器电路可以包括具有多个存储器单元的存储器阵列、第一逻辑电路、第一开关电路、第一锁存器电路和第二开关电路。第一逻辑电路为多个存储器单元中的第一存储器单元生成第一位线预充电信号，响应于睡眠信号生成第一位线预充电信号。第一开关电路响应于第一位线预充电信号向第一存储器单元的一个或多个位线供电。第一锁存器电路接收睡眠信号和第一位线预充电信号并生成延迟的睡眠信号。第二逻辑电路为多个存储器单元中的第二存储器单元生成第二位线预充电信号，响应于延迟的睡眠信号元生成第二位线预充电信号。第二开关电路响应于第二位线预充电信号向第二存储器单元的一个或多个位线供电。
存储器电路以及控制阵列唤醒操作方法

[发明专利]电压位准偏移设备-CN202010321353.7在审
发明人： 桑吉夫·库马尔·甄恩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-04-22 - 公布日： 2021-03-19 - 主分类号： G11C5/14 文献下载
摘要：一种用于SRAM元件的电压位准偏移器包括位准偏移器输入并提供第二电压位准。电压输入端子接收处于第一电压位准的第一信号，并且反相器具有输入端和输出端，其中该电压输入端子连接到反相器输入端。当互补位准偏移输出电压的电压上升到逻辑1时，第一电压选择器选择性地施加中间电压到第一互补对中的PMOS晶体管的栅极，并且当位准偏移输出电压节点的电压上升到逻辑1时，第二电压选择器施加该中间电压到第二互补对中的PMOS晶体管的栅极。由此减小了PMOS晶体管的电流，从而导致较低的能量耗散并支持第一和第二电压位准之间更大的电压分离。
电压偏移设备

[发明专利]记忆体装置-CN201910491969.6在审
发明人： 桑吉夫·库马尔·甄恩;辛达誉 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-06-06 - 公布日： 2020-01-24 - 主分类号： G11C11/417 文献下载
摘要：一种记忆体装置，包含记忆体单元阵列、多个周边电路以及电力控制电路。周边电路可操作地连结至记忆体单元阵列。电力控制电路用以控制电力应用个别至周边电路中的每个及记忆体单元阵列。
记忆体单元周边电路电力控制电路记忆体装置电力应用可操作地连结

1
共 10 条