“景蔚亮”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果221个，建议您升级VIP下载更多相关专利

[发明专利]一种减小堆叠芯片上互连输入输出管脚面积的方法-CN201210410947.0有效
发明人： 景蔚亮;陈邦明;亢勇 -专利权人：上海新储集成电路有限公司
申请日： 2012-10-24 - 公布日： 2013-02-27 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种减小堆叠芯片上互连输入输出管脚面积的方法，在制作堆叠芯片的过程中，通过降低互连输入输出管脚中驱动晶体管的数量、尺寸，以及降低互连输入输出管脚中抗静电放电器件晶体管的数量、尺寸，减小互连输入输出管脚面积；其中堆叠芯片采用微控制器标准系统总线作为管脚进行互连。本发明通过减小在用微控制器标准系统总线做管脚互连的上下堆叠多颗芯片上互连输入输出管脚中驱动电路尺寸和抗静电释放电路尺寸，以及减少驱动电路晶体管数量和抗静电释放电路晶体管数量，从而减小互连输入输出管脚面积，最终减小芯片面积，降低芯片成本。
一种减小堆叠芯片互连输入输出管脚面积方法

[发明专利]一种在堆叠芯片之间传输驱动大电流信号的方法-CN201210413088.0无效
发明人： 景蔚亮;陈邦明;亢勇 -专利权人：上海新储集成电路有限公司
申请日： 2012-10-25 - 公布日： 2013-02-13 - 主分类号： H01L23/528 文献下载
摘要：本发明公开了一种在堆叠芯片之间传输驱动大电流信号的方法，包括：在堆叠芯片的传输驱动大电流信号的导线之间选用至少两根互连线上下连接；驱动大电流信号同时在互连线上并行传输。本发明降低了驱动大电流信号的传输损耗，改善了堆叠芯片间的电流驱动能力。
一种堆叠芯片之间传输驱动电流信号方法

[发明专利]一种在堆叠芯片之间传输超高速信号的方法-CN201210410105.5无效
发明人： 景蔚亮;陈邦明;亢勇 -专利权人：上海新储集成电路有限公司
申请日： 2012-10-24 - 公布日： 2013-02-06 - 主分类号： H04L25/02 文献下载
摘要：本发明公开了一种在堆叠芯片之间传输超高速信号的方法，包括：发送方芯片将待传输的超高速信号分成两路信号，并将其中一路信号的极性取反；发送方芯片将两路信号通过两根互连线分别传输至接收方芯片；接收方芯片将两路信号通过差分处理还原成超高速信号。本发明通过将超高速信号以差分方式传输，能使超高速信号能够在堆叠芯片之间直接且不降频传输，保证了堆叠互连线封装后不损失芯片的性能。
一种堆叠芯片之间传输超高速信号方法

[发明专利]一种上下堆叠的片上系统芯片的制作方法-CN201210410099.3有效
发明人： 景蔚亮;陈邦明;亢勇 -专利权人：上海新储集成电路有限公司
申请日： 2012-10-24 - 公布日： 2013-01-23 - 主分类号： H01L21/98 文献下载
摘要：本发明公开了一种上下堆叠的片上系统芯片的制作方法，包括：将面积能随制造工艺尺寸缩小而减小的电路单元实现在第一芯片上与第一片上系统微控制器标准系统总线连接；将面积不能随制造工艺尺寸缩小而减小的电路单元实现在第二芯片上与第二片上系统微控制器标准系统总线连接；通过将第一片上系统微控制器标准系统总线与第二片上系统微控制器标准系统总线作为互连管脚进行上下连接得到片上系统芯片。本发明基于芯片堆叠技术，将片上系统内不同的电路单元实现在不同工艺的芯片上，从而使数模混合片上系统芯片的成本达到最优化。
一种上下堆叠系统芯片制作方法

[发明专利]一种嵌入式多微控制器核开关链结构及其工作方法-CN201210410754.5有效
发明人： 景蔚亮;陈邦明 -专利权人：上海新储集成电路有限公司
申请日： 2012-10-24 - 公布日： 2013-01-16 - 主分类号： G06F9/46 文献下载
摘要：本发明公开了一种嵌入式多微控制器核开关链结构，包括：至少两个微控制器核，其处理多微控制器内核系统中的数据；所述微控制器核根据静态漏电流大小排列，所述静态漏电流越小的微控制器核顺序越靠前；所述微控制器核之间串行连接。本发明还公开了一种嵌入式多微控制器核开关链结构的工作方法。本发明可以在超深亚微米工艺下提高能量效率，使电池等能源有效利用率得到提高。
一种嵌入式控制器开关链结及其工作方法

[发明专利]一种非易失性触发器阵列及工作方法-CN201210413808.3有效
发明人： 景蔚亮;陈邦明 -专利权人：上海新储集成电路有限公司
申请日： 2012-10-25 - 公布日： 2013-01-16 - 主分类号： G11C16/06 文献下载
摘要：本发明公开了一种非易失性触发器阵列，包括：易失性触发器阵列，其包括多个锁存器单元；非易失性相变存储器阵列，其包括由相变存储器单元组成的阵列；控制端组，其包括多个控制端，实现控制调节非易失性相变存储器阵列保存或恢复易失性触发器阵列的数据；非易失性相变存储器阵列中的每一列相变存储器单元均与易失性触发器阵列中的一个锁存器单元连接；非易失性相变存储器阵列中的每一行相变存储器单元均与控制端组中的一个控制端连接。本发明还公开了一种非易失性触发器阵列的工作方法。本发明可断电保存数据、提高数据恢复速度，并且减小芯片面积。
一种非易失性触发器阵列工作方法

[发明专利]一种数模复用IO管脚结构的设计方法-CN201110156437.0有效
发明人： 景蔚亮 -专利权人：上海华虹集成电路有限责任公司
申请日： 2011-06-10 - 公布日： 2012-12-12 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种数模复用IO管脚结构的设计方法，包括：在通用数字IO管脚单元库中选择出符合产品要求的数字IO管脚单元，该数字IO管脚单元具有静电释放保护电路；在芯片前端设计中，把模拟IO信号线连接到该数字IO管脚单元的芯片绑定连接口，根据模拟信号的用途设计模拟IO管脚的静电释放二级保护电路；将芯片级整合网表进行综合，产生门级网表，由自动布局布线工具完成布局布线工作，将布局布线结果导入版图设计工具；根据芯片绑定类型，对连接到通用数字IO管脚单元的模拟IO信号线布线；对管脚结构进行设计规则检查和版图设计原理图一致性检查。本发明的设计方法，设计周期短，降低了产品的成本，提高了产品的市场竞争力。
一种数模 io 管脚结构设计方法

[发明专利]降低多管脚微控制器静态和动态功耗的方法及微处理器-CN201110062745.7有效
发明人： 景蔚亮 -专利权人：上海华虹集成电路有限责任公司
申请日： 2011-03-16 - 公布日： 2012-09-19 - 主分类号： G05B19/04 文献下载
摘要：本发明公开了一种降低多管脚微控制器静态和动态功耗的方法，所述微控制器由电池供电，在所述微控制器的芯片内嵌入和存储用户程序的嵌入式非易失性存储器存储容量相等大小的静态只读存储器，在所述微控制器上电后，用直接存储器存取模块将所述嵌入式非易失性存储器的用户程序代码镜像到所述静态只读存储器上，再将所述嵌入式非易失性存储器的电源断开，然后将指向原先所述嵌入式非易失性存储器的程序指针映射到镜像后的静态只读存储器上，在所述静态只读存储器执行用户程序。本发明还公开了一种实现所述方法的微处理器。本发明能够有效降低由电池供电的微控制器的静态和动态功耗，延长电池使用寿命。
降低管脚控制器静态动态功耗方法微处理器

[发明专利]单片机在线可编程的身份认证方法-CN201110043690.5在审
发明人： 景蔚亮 -专利权人：上海华虹集成电路有限责任公司
申请日： 2011-02-23 - 公布日： 2012-08-29 - 主分类号： H04L9/32 文献下载
摘要：本发明公开了一种单片机在线可编程的身份认证方法，其包括：在单片机内设置安全验证码和安全密钥；先采用安全验证码的比对判断方法来进行第一重身份认证；在通过第一重身份认证后，通过安全密钥来进行第二重身份认证。本发明的方法，在单片机在线可编程接口开放的情况下，保证了芯片内部用户程序存储区不被未经授权的非法用户随意访问、程序读取或是下载恶意代码，从而实现既能通过在线可编程技术降低成品开发成本，又能保证用户程序安全性的问题。
单片机在线可编程身份认证方法

[发明专利]基于MCS－51架构的16M字节程序存储器寻址空间扩充方法-CN200510028228.2无效
发明人：胡越黎;曹家麟;冉峰;景蔚亮 -专利权人：上海大学;上海电力学院
申请日： 2005-07-28 - 公布日： 2006-02-01 - 主分类号： G06F12/02 文献下载
摘要：本发明涉及一种16M字节程序存储器寻址空间扩充方法。本方法是基于8051体系，采用分时复用的方法，对程序存储器进行分段辅助设计，将可寻址16M字节的程序存储空间划分为256段，段地址由高八位程序地址决定，共有256个段地址，每一个段内有64K字节的程序寻址空间，由程序地址的中八位和低八位程序地址决定段内地址，在地址总线不增加，和整个指令体系不变的情况下，使外部程序存储器寻址空间从64K字节扩充到16M字节，从而使基于MCS－51架构的微控制器能够运行大量算法极其复杂的程序。本16M字节程序存储器寻址空间扩充方法可应用于基于8051指令体系的单片微控制器，亦可应用于其它微控制器、微处理器等领域。
基于 mcs 51 架构 16 字节程序存储器寻址空间扩充方法

[发明专利]基于MCS－51架构的16M字节数据存储器寻址空间扩充方法-CN200510028229.7无效
发明人：胡越黎;曹家麟;景蔚亮;冉峰 -专利权人：上海大学;上海电力学院
申请日： 2005-07-28 - 公布日： 2006-01-11 - 主分类号： G06F12/02 文献下载
摘要：本发明涉及一种基于MCS－51架构的16M字节数据存储器寻址空间扩充方法。本方法是基于8051体系，采用分时复用的方法，对数据存储器进行分段辅助设计，将可寻址16M字节的数据存储空间划分为256个页，页地址由高八位数据地址决定，共有256个页地址，每一个页内有64K字节的数据寻址空间，由数据地址的中八位和低八位数据地址决定页内地址，在地址总线不增加，和整个指令体系不变的情况下，使外部数据存储器寻址空间从64K字节扩充到16M字节，从而使基于MCS－51架构的微控制器能够进行数据量极大的运算。本基于MCS－51架构的16M字节数据存储器寻址空间扩充方法可应用于基于8051指令体系的单片微控制器，亦可应用于其它微控制器、微处理器等领域。
基于 mcs 51 架构 16 字节数据存储器寻址空间扩充方法

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
共 221 条