“成都方舟微电子有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]一种TBU电路-CN202310634791.2在审
发明人：张少锋;赵兴杰;邓琪 -专利权人： 成都方舟微电子有限公司
申请日： 2023-05-31 - 公布日： 2023-09-01 - 主分类号： H02H3/08 文献下载
摘要：本发明公开一种TBU电路，包括N沟道耗尽型MOSFET或N沟道JFET、P沟道耗尽型MOSFET以及限流元件，N沟道耗尽型MOSFET或N沟道JFET的源极连接P沟道耗尽型MOSFET的源极，N沟道耗尽型MOSFET或N沟道JFET的漏极连接P沟道耗尽型MOSFET的栅极，限流元件的一端连接N沟道耗尽型MOSFET或N沟道JFET的栅极，限流元件的另一端连接P沟道耗尽型MOSFET的漏极。本发明采用P沟道耗尽型MOSFET作为高压器件，既能限流，也能够抑制高压。
一种 tbu 电路

[发明专利]一种应用于开关电源的启动电路及功率集成器件-CN202110174606.7在审
发明人：张少锋;周仲建 -专利权人： 成都方舟微电子有限公司
申请日： 2021-02-07 - 公布日： 2021-06-18 - 主分类号： H02M1/36 文献下载
摘要：本发明涉及一种应用于开关电源的启动电路，包括高压耗尽型MOS器件M1、增强型MOS器件M2和二极管D1；所述增强型MOS器件M2的漏极与所述耗尽型MOS器件M1的栅极连接，所述二极管D1的正极与所述增强型MOS器件M2的栅极连接，所述二极管D1的负极与所述耗尽型MOS器件M1的源极连接。所述启动电路中的耗尽型MOS器件在电路启动时为PWM IC提供电能，当电路启动后耗尽型MOS器件处于关断状态，不消耗电能，可降低开关电源的系统功耗。
一种应用于开关电源启动电路功率集成器件

[实用新型]控制电压的器件、供电电路及电路系统-CN201821904045.1有效
发明人：张少锋;王晓芹;周仲建;钟川 -专利权人： 成都方舟微电子有限公司
申请日： 2018-11-19 - 公布日： 2019-11-22 - 主分类号： H02M3/156 文献下载
摘要：本实用新型公开了控制电压的器件、供电电路及电路系统，其中，一器件，包括耗尽型MOSFET核，所述MOSFET核包括漏极D、栅极G、源极S；所述漏极D构成器件上用于与供电第一端连接的第一供电引脚a，栅极G构成器件上用于与供电第二端及负载第二端进行连接的第二供电引脚b，所述源极S构成器件上用于与负载连接的负载引脚c。本实用新型克服了传统供电电路缺点，简化了电路结构，节省了元器件，降低成本，提升了性能。
本实用新型供电电路供电引脚漏极源极耗尽型MOSFET 供电电路结构电路系统负载连接负载引脚控制电压第一端元器件

[发明专利]一种功率集成二极管芯片结构及其制作方法-CN201910306433.2在审
发明人：张少锋;周仲建 -专利权人： 成都方舟微电子有限公司
申请日： 2019-04-16 - 公布日： 2019-06-28 - 主分类号： H01L29/04 文献下载
摘要：本发明公开了一种功率集成二极管芯片结构及其制作方法，该结构包括从下至上依次层叠的下金属层、衬底、外延层、阱区、多晶硅层和正面金属层；位于外延层上部的阱区导电类型与外延层相反；多晶硅层与阱区通过氧化层进行隔离，多晶硅层分为N型区域和P型区域；在多晶硅层上部设置有介质层，介质层上方是正面金属层；通过上述半导体结构将电路中多个元器件集成于同一芯片中，使制作的半导体器件体积小，有利于小型化集成，且成本低。
多晶硅层外延层阱区二极管芯片正面金属层功率集成介质层制作半导体结构半导体器件元器件集成导电类型下金属层依次层叠体积小氧化层衬底电路隔离芯片

[发明专利]电压控制方法、器件，供电电路及电路系统与应用-CN201811377996.2在审
发明人：张少锋;王晓芹;周仲建;钟川 -专利权人： 成都方舟微电子有限公司
申请日： 2018-11-19 - 公布日： 2019-04-12 - 主分类号： H02M3/156 文献下载
摘要：本发明公开了电压控制方法、器件，供电电路及电路系统与应用，其中，限制输出电压的方法，将N沟道耗尽型MOSFET接入电路，所述耗尽型MOSFET的源极S电位高于栅极G的电位，在源极S和栅极G之间接入负载。限制电压的器件，发明包括耗尽型MOSFET核，所述MOSFET核包括漏极D、栅极G、源极S；所述漏极D构成器件上用于与供电第一端连接的第一供电引脚a，栅极G构成器件上用于与供电第二端及负载第二端进行连接的第二供电引脚b，所述源极S构成器件上用于与负载连接的负载引脚c。本发明克服了传统供电电路缺点，简化了电路结构，节省了元器件，降低成本，提升了性能。
源极供电电路电位耗尽型MOSFET 电路系统电压控制供电引脚漏极供电电路结构负载连接负载引脚接入电路输出电压限制电压第一端元器件应用

[发明专利]一种动态电阻及芯片及电路-CN201811002311.6在审
发明人：张少锋;周仲建 -专利权人： 成都方舟微电子有限公司
申请日： 2018-08-30 - 公布日： 2019-01-04 - 主分类号： H01L27/06 文献下载
摘要：本发明公开了一种动态电阻及芯片及电路，所述动态电阻包括：一个N沟道耗尽型器件和一个P沟道耗尽型器件，N沟道耗尽型器件和P沟道耗尽型器件前后串联，N沟道耗尽型器件的源极与P沟道耗尽型器件的源极相连，N沟道耗尽型器件的栅极与P沟道耗尽型器件的漏极相连，P沟道耗尽型器件的栅极与N沟道耗尽型器件的漏极相连，N沟道耗尽型器件的漏极为动态电阻电流输入端，P沟道耗尽型器件的漏极为动态电阻电流输出端；具有电路损耗小，对浪涌电流完全隔离；与采用PTC热敏电阻相比较，具有响应快，电隔离更彻底，电路发热小等优点。
耗尽型器件动态电阻电路漏极源极芯片电流输出端电流输入端电路损耗浪涌电流完全隔离电隔离发热串联响应

[发明专利]一种功率缓冲二极管芯片结构及其制作方法-CN201711115543.8在审
发明人：张少锋;周仲建 -专利权人： 成都方舟微电子有限公司
申请日： 2017-11-13 - 公布日： 2018-02-23 - 主分类号： H01L29/861 文献下载
摘要：本发明公开了一种功率缓冲二极管芯片结构及其制作方法，该结构包括从下至上依次层叠的下金属层、衬底和外延层，外延层上形成有深扩散区域，深扩散区域上形成有阱区，所述阱区上形成有浅层扩散区域，阱区上形成有沟道电阻区域，沟道电阻区域与深扩散区域和浅层扩散区域相连，外延层、阱区的导电类型与衬底的导电类型相同，浅层扩散区域、深扩散区域的导电类型与衬底的导电类型相反；浅层扩散区域上设置有功率缓冲二极管的另一电极，浅层扩散区域与电阻区域的连接部上设置有介质层，深扩散区域和阱区的连接部上设置有金属。通过上述半导体结构将电路中多个元器件集成于同一芯片中，使制作的半导体器件体积小，有利于小型化集成，且成本低。
一种功率缓冲二极管芯片结构及其制作方法

[发明专利]高阈值电压功率MOS芯片、器件及提高阈值电压的方法-CN201510551061.1有效
发明人：张少锋;周仲建;钟川 -专利权人： 成都方舟微电子有限公司
申请日： 2015-09-01 - 公布日： 2017-11-10 - 主分类号： H01L27/02 文献下载
摘要：本发明提供了高阈值电压功率MOS芯片、器件及提高阈值电压的方法。所述芯片包括由一个以上元胞构成的功率MOS芯片有源区、打线区，所述有源区包括源极、多晶硅栅、漏极，所述打线区包括分别用于源极、多晶硅栅进行打线的源极打线区、多晶硅栅打线区；其特征在于，进一步包括二极管区，所述二极管区包括第一齐纳二极管、第二齐纳二极管；第二齐纳二极管并联在多晶硅栅与源极之间，第一齐纳二极管与多晶硅栅串联。以及公开了基于所述芯片所封装形成的器件，以及提高功率MOS器件阈值电压的方法。本发明通过器件芯片布局设计使器件阈值得到提升，而且这些齐纳二极管可以使器件抗ESD能力得到大幅度提升。
阈值电压功率 mos 芯片器件提高方法

[发明专利]集成ESD保护的耗尽型功率MOS器件及其制备方法-CN201410060184.0有效
发明人：蒲奎;周仲建 -专利权人： 成都方舟微电子有限公司
申请日： 2014-02-21 - 公布日： 2017-02-08 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种集成ESD保护的耗尽型功率MOS器件及其制备方法，所述方法包括场氧化层生长，环区光刻和环区屏蔽氧化层生长；环区推结和环区氧化层再生长；有源区光刻；阱区屏蔽氧化层生长；ESD多晶硅淀积，ESD离子注入；ESD多晶硅光刻和刻蚀；阱区较高温推结和阱区屏蔽氧化层去除；VTH屏蔽氧化层生长；栅氧生长，栅极多晶硅淀积；栅极多晶硅光刻和刻蚀；源区光刻和离子注入，源区推结；ILD氧化层淀积，接触孔光刻和刻蚀；金属淀积，金属光刻和刻蚀，背面减薄和背面金属化。本发明的优点是制造的耗尽型MOSFET器件能够有效地减小ESD多晶硅二极管的泄漏电流，提高了该器件抗ESD冲击的能力。
集成 esd 保护耗尽功率 mos 器件及其制备方法

[发明专利]低功率应用的IGBT功率器件及其制造方法-CN201410059061.5有效
发明人：方伟;周仲建 -专利权人： 成都方舟微电子有限公司
申请日： 2014-02-21 - 公布日： 2017-01-25 - 主分类号： H01L21/331 文献下载
摘要：本发明公开了一种低功率应用的IGBT功率器件及其制造方法，所述方法包括对硅衬底的正面进行半导体杂质注入或扩散操作；对进行半导体杂质注入或扩散操作后的正面进行腐蚀处理；对硅衬底的背面进行P型离子注入，形成P区域；对硅衬底的背面设置沟槽；对沟槽表面进行N型离子注入，形成N区域；对所述的P区域和N区域进行扩散操作；对硅衬底进行外层封装处理。本发明的优点是在不影响器件本身耐压能力的情况下通过增加沟槽，P型离子注入以及只在沟槽表面进行的N型离子注入，能够分别提高低压IGBT的开启和关断时间，以达到极低的开启压降和快速的反向关断恢复时间的发明目的。
功率应用 igbt 器件及其制造方法

[发明专利]半导体器件结终端结构-CN201010584842.8无效
发明人：蒲奎 -专利权人： 成都方舟微电子有限公司
申请日： 2010-12-13 - 公布日： 2011-07-20 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种半导体器件结终端结构，其具有较低的表面电场和提升的击穿电压。其包括：浮空双层掺杂区与浮空沟槽区由内向外交替紧密排列，构成横向的多层结构，并向外无间断地延伸至沟道截止区。该浮空双层掺杂区由重掺杂浓度的第一导电类型区和适当浓度的第二导电类型区构成，其第一导电类型区由器件上表面向下延伸至一定深度，第二导电类型区位于第一导电类型区之下。
半导体器件终端结构

[发明专利]赝超晶格功率半导体器件结构及其实现方法-CN201010586762.6无效
发明人：蒲奎 -专利权人： 成都方舟微电子有限公司
申请日： 2010-12-14 - 公布日： 2011-07-13 - 主分类号： H01L21/336 文献下载
摘要：本发明公布了一种赝超晶格功率半导体器件结构及其实现方法，其能够有效地防止器件寄生晶体管的开启，提高器件非钳位电感性开关应用中的坚固性和可靠性。器件所在晶圆采用第一种半导体基体元素，通过薄介质隔离层离子注入和接触孔离子注入，引入适当能量和适当浓度的第二种半导体基体元素，且第二种半导体基体元素具有比第一种半导体基体元素更宽的禁带宽度，并与第一种半导体基体元素形成化合物半导体结构，在器件阱区和源区的P/N结处局域化地形成赝超晶格结构。
晶格功率半导体器件结构及其实现方法

[发明专利]在超高密度沟槽型功率器件设计中实现分阱结构的方法-CN200810045762.8无效
发明人：蒲奎;张少锋 -专利权人： 成都方舟微电子有限公司
申请日： 2008-08-08 - 公布日： 2009-03-25 - 主分类号： H01L21/04 文献下载
摘要：在超高密度沟槽型功率器件设计中实现分阱(Split Well)结构的新型方法，有效地解决了分阱结构21与超高密度设计之间的矛盾。该方法利用杂质补偿原理，透过接触孔22进行高能量N型离子注入18和快速退火，在阱区7中央的底部形成分阱结构21。本工艺通过将接触孔22过刻蚀至硅表面23以下，有效地降低了后续N型离子注入18所需的能量，减少了阱区7的注入损伤，降低了器件漏-源泄漏电流。此外，通过沿Z方向实现分阱结构21，可以获得更高的集成度。采用该新型分阱技术，器件导通电阻、坚固性、体二极管反向恢复特性以及器件长期可靠性之间的折中设计，得到了极大地改进。
超高密度沟槽功率器件设计实现结构方法

1
共 13 条