“彭成毅”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果37个，建议您升级VIP下载更多相关专利

[发明专利]一种三亚乙基四胺四氢氯化物及其制备方法与组合物-CN202210168899.2在审
发明人： 彭成毅;梁明仁;林喻侦;冯台云 -专利权人：裕捷股份有限公司
申请日： 2022-02-23 - 公布日： 2023-09-01 - 主分类号： C07C211/14 文献下载
摘要：本发明提供一种三亚乙基四胺四氢氯化物晶体的制备方法，其是包含将一反溶剂在一进料温度下添加至一三亚乙基四胺四氢氯化物水溶液中，并搅拌析出晶体；其中，该进料温度为50℃～75℃；该反溶剂为醇类溶剂。本发明也提供一种新颖的三亚乙基四胺四氢氯化物，其晶体是具有在21.9、24.8、25.2、28.0及35.6±0.1°2θ处具有峰值的XRPD图案，使用本发明的三亚乙基四胺四氢氯化物所制成的组合物具有可稳定存放的优势。
一种三亚乙基四胺四氢氯化物及其制备方法组合

[发明专利]一种半导体器件及其形成方法-CN202310705694.8在审
发明人：吕俊颉;彭成毅;李建兴;叶凌彦;张智胜;卡洛斯·H·迪亚兹 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-03-05 - 公布日： 2023-08-01 - 主分类号： H01L29/78 文献下载
摘要：一种负电容器件包括半导体层。界面层设置在半导体层上方。非晶介电层设置在界面层上方。铁电层设置在非晶介电层上方。金属栅电极设置在铁电层上方。如下条件中的至少一个成立：界面层为掺杂的；非晶介电层具有氮化外表面；扩散阻挡层设置在非晶介电层和铁电层之间；或晶种层设置在非晶介电层和铁电层之间。本发明实施例涉及一种半导体器件及其形成方法。
一种半导体器件及其形成方法

[发明专利]制造半导体结构的方法-CN201910898439.3有效
发明人：蔡俊雄;彭成毅;李京桦;吴忠政;幸仁·万 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-09-23 - 公布日： 2023-06-27 - 主分类号： H01L21/8238 文献下载
摘要：本发明实施例提供制造半导体结构的方法。所述方法的一者包括：接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底，其中所述第一晶体管及所述第二晶体管具有不同导电类型；对所述第一导电区域及所述第二导电区域执行非晶化；在所述第一晶体管的所述第一导电区域上执行植入；使接触材料层形成于所述第一导电区域及所述第二导电区域上；对所述第一导电区域及所述第二导电区域执行热退火；及对所述第一导电区域及所述第二导电区域执行激光退火。
制造半导体结构方法

[发明专利]制造半导体器件的方法和半导体器件-CN201911052164.8有效
发明人： 彭成毅;陈文园;谢文兴;许一如;何炯煦;李松柏;田博仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-10-31 - 公布日： 2023-01-06 - 主分类号： H01L21/8234 文献下载
摘要：一种制造半导体器件的方法，在半导体衬底上方形成多个鳍结构。鳍结构沿着第一方向延伸并且在与第一方向交叉的第二方向上布置。在鳍结构上方形成在第二方向上延伸的多个牺牲栅极结构。在相邻的牺牲栅极结构之间的多个鳍结构上方形成层间介电层。通过沿着第二方向形成栅极端部间隔，将牺牲栅极结构切割成多个牺牲栅极结构。通过用两种或多种介电材料填充栅极端部间隔来形成栅极分隔插塞。两种或多种介电材料包括第一层和形成在第一层上的第二层，并且第二层的介电常数小于第一层的介电常数。本发明的实施例还涉及半导体器件。
制造半导体器件方法

[发明专利]半导体器件及其制造方法-CN201810736302.3有效
发明人：吕俊颉;卡洛斯·H·迪亚兹;张智胜;彭成毅;叶凌彦 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-07-06 - 公布日： 2022-10-04 - 主分类号： H01L21/336 文献下载
摘要：在制造负电容结构的方法中，在衬底上方形成介电层。在介电层上方形成第一金属层。在形成第一金属层之后，执行退火操作，随后执行冷却操作。形成第二金属层。在冷却操作之后，介电层变为包括正交晶相的铁电介电层。第一金属层包括(111)取向的晶体层。本发明实施例涉及半导体器件及其制造方法。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN201810515766.1有效
发明人： 彭成毅;卡洛斯·H·迪亚兹;蔡俊雄;林佑明 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-05-25 - 公布日： 2022-06-28 - 主分类号： H01L29/08 文献下载
摘要：一种半导体器件包括场效应晶体管(FET)。FET包括沟道区和设置为与沟道区相邻的源极/漏极区。FET还包括设置在沟道区上方的栅电极。FET是n型FET并且沟道区由Si制成。源极/漏极区包括含有Si1‑x‑yM1xM2y的外延层，其中，M1是Ge和Sn中的一种或多种，以及M2是P和As中的一种或多种，并且0.01≤x≤0.1。本发明实施例半导体器件及其制造方法。
半导体器件及其制造方法

[发明专利]源极/漏极接触件的形成方法及半导体器件的形成方法-CN201811007588.8有效
发明人：沙哈吉 B.摩尔;蔡俊雄;张世杰;游国丰;彭成毅 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-08-31 - 公布日： 2022-05-10 - 主分类号： H01L29/417 文献下载
摘要：一种方法包括提供结构，其中，该结构含有衬底、衬底上方的栅极结构、以及与栅极结构相邻的含有硅锗(SiGe)的源极/漏极(S/D)部件。该方法还包括将镓(Ga)注入到S/D中；在第一温度的条件下实施第一退火工艺以再结晶SiGe；在第一退火工艺之后，在S/D上方沉积包括金属的导电材料；在第二温度的条件下实施第二退火工艺，以引起金属和S/D之间的反应；以及在第三温度条件下实施第三退火工艺，以激活S/D中含有Ga的掺杂剂。本发明的实施例还提供了半导体器件的形成方法。
源极接触形成方法半导体器件

[发明专利]半导体器件及其制造方法-CN201810178648.6有效
发明人：吕俊颉;卡洛斯·H·迪亚兹;张智胜;彭成毅;叶凌彦;李建兴 -专利权人：台湾积体电路制造股份有限公司
申请日： 2018-03-05 - 公布日： 2022-03-29 - 主分类号： H01L29/78 文献下载
摘要：在制造负电容结构的方法中，在衬底上方形成介电层。在介电层上方形成第一金属层。在形成第一金属层之后，实施退火操作，接着进行冷却操作。形成第二金属层。在冷却操作之后，介电层变成包括斜方晶相的铁电介电层。本发明实施例涉及半导体器件及其制造方法。
半导体器件及其制造方法

[发明专利]半导体器件及其制造方法-CN202011276968.9在审
发明人： 彭成毅;李京桦;李松柏 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-11-16 - 公布日： 2021-09-03 - 主分类号： H01L27/088 文献下载
摘要：公开了在FET器件的有源区域上具有钝化层的半导体器件的结构以及制造该半导体器件的方法。半导体器件包括衬底、设置在衬底上的第一和第二源极/漏极(S/D)区域、设置在第一和第二S/D区域之间的纳米结构的沟道区域、钝化层和包裹纳米结构的沟道区域的纳米片(NS)结构。每个S/D区域具有以交替配置布置的第一和第二半导体层的堆叠件以及设置在第一和第二半导体层的堆叠件上的外延区域。钝化层的第一部分设置在外延区域与第一和第二半导体层的堆叠件之间，并且钝化层的第二部分设置在纳米结构的沟道区域的侧壁上。本发明的实施例还涉及半导体器件及其制造方法。
半导体器件及其制造方法

[发明专利]半导体器件和用于制造半导体器件的方法-CN202011431818.0在审
发明人： 彭成毅;李松柏 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-12-07 - 公布日： 2021-09-03 - 主分类号： H01L27/088 文献下载
摘要：公开了在FET器件的源极/漏极(S/D)区域之间具有核‑壳纳米结构化沟道区域的半导体器件的结构，以及制造半导体器件的方法。半导体器件包括：衬底；纳米结构化层的堆叠件，具有设置在衬底上的第一和第二纳米结构化区域；以及包裹第二纳米结构化区域的纳米结构化壳区域。纳米结构化壳区域和第二纳米结构化区域具有彼此不同的半导体材料。半导体器件还包括设置在衬底上的第一和第二源极/漏极(S/D)区域以及设置在第一和第二S/D区域之间的全环栅(GAA)结构。第一和第二S/D区域中的每个包括包裹每个第一纳米结构化区域的外延区域，并且GAA结构包裹每个纳米结构化壳区域。
半导体器件用于制造方法

[发明专利]半导体器件以及制造半导体器件的方法-CN202110017445.0在审
发明人： 彭成毅;李松柏 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-01-07 - 公布日： 2021-09-03 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种在源极/漏极(S/D)区和全环珊结构之间具有内部间隔件结构的半导体器件的结构以及制造该半导体器件的方法。半导体器件，包括：衬底；纳米结构层的堆叠件，具有设置在衬底上的第一纳米结构区和第二纳米结构区；第一S/D区和第二S/D区，设置在衬底上。第一S/D区和第二S/D区中的每一者包括围绕在第一纳米结构区中的每一者周围的外延区；全环栅(GAA)结构，设置在第一S/D区和第二S/D区之间，并且围绕在第二纳米结构区中的每一者周围；第一内部间隔件，设置在第一S/D区的外延子区和全环栅结构的栅极子区之间；第二内部间隔件，设置在第二S/D区的外延子区和全环栅结构的栅极子区之间；钝化层，设置在第一纳米结构区和第二纳米结构区的侧壁上。
半导体器件以及制造方法

[发明专利]半导体装置及其形成方法-CN201711268389.8有效
发明人：奥野泰利;彭成毅;方子韦;张毅敏;峰地辉;林佑明;萧孟轩 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-12-05 - 公布日： 2021-03-23 - 主分类号： H01L21/027 文献下载
摘要：一种半导体装置及其形成方法。半导体装置包括场效晶体管(FET)。场效晶体管包括通道区域及相邻通道区域的源极/漏极区域。场效晶体管亦包括设置在通道区域上方的栅极电极。场效晶体管为n型场效晶体管且通道区域是由Si制成。源极/漏极区域包括含有Si1‑x‑yM1xM2y的磊晶层，其中M1为Ge及Sn中的一者或多者，M2为P及As中的一者或多者，并且0.01≤x≤0.1。
半导体装置及其形成方法

[发明专利]半导体测试装置、其制造及使用其测量接触电阻的方法-CN201711293943.8有效
发明人： 彭成毅;何嘉政;林铭祥;张智胜;卡洛斯·H·迪亚兹 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-12-08 - 公布日： 2020-12-29 - 主分类号： H01L23/544 文献下载
摘要：一种用于测量接触电阻的半导体测试装置包括：第一鳍结构，第一鳍结构的上部从隔离绝缘层凸出；外延层，分别形成在第一鳍结构的上部上；第一导电层，分别形成在外延层上；第一接触层，在第一点处设置在第一导电层上；第二接触层，在与第一点分开的第二点处设置在第一导电层上；第一焊盘，经由第一布线耦合到第一接触层；以及第二焊盘，经由第二布线耦合到第二接触层。半导体测试装置配置为通过在第一焊盘与第二焊盘之间施加电流来测量第一接触层与第一鳍结构之间的接触电阻。本发明还提供了半导体测试装置制造及使用半导体测试装置测量接触电阻的方法。
半导体测试装置制造使用测量接触电阻方法

[发明专利]半导体器件及其制造方法-CN201911204429.1在审
发明人： 彭成毅;蔡婷;洪崇玮;陈荣挺;赖盈桦;李松柏;田博仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-11-29 - 公布日： 2020-06-09 - 主分类号： H01L29/78 文献下载
摘要：一种半导体器件包括沟道区以及与沟道区相邻的源极/漏极区。源极/漏极区包括第一外延层、外延形成在第一外延层上的第二外延层和外延形成在第二外延层上的第三外延层，并且第一外延层由SiAs制成。本发明的实施例还涉及半导体器件的制造方法。
半导体器件及其制造方法

[发明专利]制造半导体器件的方法和半导体器件-CN201911194501.7在审
发明人： 彭成毅;谢文兴;陈文园;何炯煦;李松柏;田博仁 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-11-28 - 公布日： 2020-06-05 - 主分类号： H01L29/775 文献下载
摘要：半导体器件包括沟道区域、与沟道区域相邻的源极/漏极区域和源极/漏极外延层。该源极/漏极外延层包括外延形成在源极/漏极区域上的第一外延层、外延形成在第一外延层上的第二外延层和外延形成在第二外延层上的第三外延层。该第一外延层包括选自由SiAs层、SiC层和SiCP层组成的组中的至少一个。本发明的实施例还涉及制造半导体器件的方法。
制造半导体器件方法

1
2
3
下一页»
尾页
共 37 条