|
钻瓜专利网为您找到相关结果 11个,建议您 升级VIP下载更多相关专利
- [发明专利]扫描触发器及扫描链-CN202111594597.3在审
-
廖春和;蔡燕飞;王俊;方宗勇
-
中芯国际集成电路制造(上海)有限公司
-
2021-12-23
-
2023-06-27
-
G01R31/28
- 一种扫描触发器及扫描链。所述扫描触发器包括:正常数据建立电路及第二传输门;其中:所述正常数据建立电路包括:第一反相器、第一传输门、第二反相器及第三反相器;所述第一传输门的第一控制端适于接入第一传输门控制信号;所述第一传输门的第二控制端适于接入第一传输门控制信号的逻辑反信号;所述第一传输门,适于当所述时钟信号的触发沿为上升沿时,在所述时钟信号及扫描使能信号均为低电平时开通,而在所述时钟信号及扫描使能信号中至少一个为高电平时关断;以及当所述时钟信号的触发沿为下降沿时,在所述时钟信号为高电平、扫描使能信号为低电平时开通,否则关断。采用上述方案,可以缩短扫描触发器在正常模式下的建立时间。
- 扫描触发器
- [发明专利]标准单元的仿真系统和方法-CN201810387979.0有效
-
廖春和
-
武汉新芯集成电路制造有限公司
-
2018-04-26
-
2022-02-22
-
G06F30/39
- 本发明提供了一种标准单元的仿真系统和方法,所述标准单元的仿真系统包括扫描单元和仿真电路,其中:所述仿真电路包括目标单元电路;所述目标单元电路包括对等目标单元和非对等目标单元,所述扫描单元对对等目标单元的尺寸与非对等目标单元的尺寸进行迭代计算;在每一次迭代中,计算对等目标单元的尺寸与非对等目标单元中某个部分的尺寸的比值,并将非对等目标单元的其他部分的尺寸值设置为对等目标单元的尺寸除以上一次迭代的比值,并使目标单元电路的延时数据最小,记录本次迭代的所述比值并进行下一次迭代计算,直至每个目标单元的尺寸的比例不变。
- 标准单元仿真系统方法
- [发明专利]一种标准单元库的版图结构-CN201611104107.6有效
-
廖春和;何洪楷;朱敏
-
武汉新芯集成电路制造有限公司
-
2016-12-05
-
2019-12-31
-
H01L27/02
- 本发明提供一种标准单元库的版图结构,属于集成电路技术领域,版图结构对应芯片版图设计中的有源器件,包括:左边界,左边界包括至少两个区段,左边界的至少一个区段与对应有源器件的电源线的电源线图形和/或对应有源器件的地线的地线图形重合;右边界,右边界包括至少两个区段,右边界的至少一个区段与对应有源器件的地线的地线图形和/或对应有源器件的电源线的电源线图形重合;复数个通孔图形,电源线图形上以及地线图形上分别设有至少一个通孔图形;电源线图形、地线图形以及通孔图形的宽度分别为电源器件实际电源线、实际地线以及实际通孔的宽度的二分之一。有益效果:有效减小版图面积的同时提升速度。
- 一种标准单元版图结构
- [发明专利]D型触发器及其信号传输方法-CN201510256949.2有效
-
陈志强;廖春和
-
中芯国际集成电路制造(上海)有限公司
-
2015-05-19
-
2019-02-26
-
H03K3/356
- 本申请公开了一种D型触发器及其信号传输方法。其中,该D型触发器包括:延时反向单元In,用于输出延时后的反向时钟信号;第一反相器I4,输入端连接数据信号的输入端;第一PMOS晶体管M1。第二PMOS晶体管M2;第一NMOS晶体管M3,漏极与第一PMOS晶体管M1的漏极连接于第一节点;第二NMOS晶体管M4,漏极与第二PMOS晶体管M2的漏极连接于第二节点,栅极与第一NMOS晶体管M3的栅极相连接并接收时钟信号;第三NMOS晶体管M5,源极与第一反相器I4的输入端相连接;以及第四NMOS晶体管M6,栅极与第三NMOS晶体管M5相连接并连接到延时反向单元In的输出端。本申请解决了现有技术中在缩短时钟周期的同时增加版图面积的技术问题。
- 触发器及其信号传输方法
|