|
|
钻瓜专利网为您找到相关结果 14个，建议您 升级VIP下载更多相关专利
- [其他]潜水泵-CN202190000605.4有效
-
鸟元康史;新家寿和;寺田裕
-
株式会社鹤见制作所
-
2021-02-24
-
2023-05-12
-
F04D29/44
- 本实用新型提供一种潜水泵，该潜水泵(100)是一种在潜水泵主体(100a)的一侧设有沿旋转轴(1)延伸的单侧水路(6)的潜水泵(100)，该潜水泵(100)具备：叶轮(4)和叶轮(4)配置在其内侧的泵壳(5)，泵壳(5)包括：从旋转轴(1)的轴向观察，配置在设有叶轮(4)的泵室(5a)与单侧水路(6)的入口开口(6a)之间的舌部(53)；和从旋转轴(1)的轴向观察，设置在泵壳(5)的内表面(55)与舌部(53)之间，并且从上游侧与入口开口(6a)直接连接的连接水路(54)。
- 潜水泵
- [发明专利]半导体存储装置-CN201080055292.9有效
-
寺田裕;仓田胜一
-
松下电器产业株式会社
-
2010-12-15
-
2012-08-15
-
H01L21/8246
- 本发明公开了一种半导体存储装置。在各存储单元由一个晶体管构成的半导体存储装置中，上述存储单元由相邻的2比特形成一个扩散图案(4)，相邻的两个晶体管共用源极区域，两个漏极区域被隔离。并且，在配置有各个扩散图案(4)中的至少一列的多个阵列(120、130)中，每个阵列分别具有独立的位线。而且，在阵列分割边界部，每个阵列的位线的各个端部分别位于在一个扩散图案(4)上隔着共用的源极区域彼此隔离的两个漏极区域上。这样一来，能够确保充分的位线分离宽度，并实现面积缩减。
- 半导体存储装置
- [发明专利]存储电路及其生成方法-CN200410102196.1有效
-
寺田裕;赤松宽范
-
松下电器产业株式会社
-
2004-12-15
-
2005-06-22
-
G11C5/00
- 一种存储电路(10)，包括：馈通输入端子(13)，用于输入与当读取和写入存储单元时要输入的信号不同的信号；中间缓冲电路(14)，设置在其中布置存储单元的区域之间，用于转发通过馈通输入端子(13)输入的信号；和馈通输出端子(15)，用于输出被中间缓冲电路(14)转发的信号。通过馈通布线(16，17)，来分别建立馈通输入端子(13)与中间缓冲电路(14)之间的连接以及中间缓冲电路(14)与馈通输出端子(15)之间的连接。馈通布线(16，17)不连接于在读取和写入存储单元时所使用的布线，也不连接于所述存储单元。
- 存储电路及其生成方法
- [发明专利]带偏置的比较装置及比较电路-CN99125496.1无效
-
山内宽行;寺田裕
-
松下电器产业株式会社
-
1999-12-09
-
2004-07-28
-
H03K17/30
- 主比较电路2供出对应于差动信号TX、XTX的电位差Va的检测电流Icomp；参考差动电压生成电路4生成对应于差动信号的中间电位Vm的参考差动电压OFS、XOFS；从比较电路5供出对应于该电位差的电流，作偏置电流Ioffset。因装置1输出电流Icomp、Ioffset的差电流，故其输出入特性具有偏置。因电路2、5的电路结构相同，故当电路2的Va-Icomp特性随电位Vm变化时，偏置电流Ioffset也发生同样的变化。结果，即使差动信号的电位发生变动，装置1的偏置电压也不会发生什么变化。
- 偏置比较装置电路
- [发明专利]存储器宏及半导体集成电路-CN200310114832.8无效
-
寺田裕;赤松宽范
-
松下电器产业株式会社
-
2003-11-07
-
2004-05-26
-
H01L27/10
- 本发明的目的在于：提供能够减少在高位层次中的布线的占有面积的存储器宏及半导体集成电路而又不损害其通用性。为此，设置存储器阵列部、成为存储器阵列部的接口的连接电路、以及连接存储器阵列部与连接电路的信号布线。在存储器阵列部上部设置由第1及第2布线层构成的网状布线。连接电路用由第2布线层构成的中间布线连接到由设置在存储器阵列部、连接电路或者信号布线的上部的第3布线层构成的多条信号线上。设置中间布线的区域被配置在存储器阵列部或者信号布线的上部，而且，在设置中间布线的区域不存在由第2布线层构成的网状布线。
- 存储器半导体集成电路
- [发明专利]输入装置与输出装置-CN99106127.6无效
-
寺田裕;吉河武文
-
松下电器产业株式会社
-
1999-04-28
-
2000-02-23
-
G11C11/407
- 本发明为一种输入及输出装置,比较器5比较时钟信号CLK的数据取入边沿和从输入缓冲器11输出的数据信号D1’的上升沿、下降沿之时刻,延迟电路31根据比较结果,让时钟信号CLK推迟一所定时间,延迟电路32让时钟信号CLK推迟另一所定时间。数据信号D1’的逻辑值为“H”时,选择器4选择延迟电路31的延迟时钟信号CLK－LH,其逻辑值为“L”时,选择延迟电路32的延迟时钟信号CLK－HL。保持电路21根据选择器4所选择的延迟时钟信号锁存数据信号D1’。
- 输入装置输出
|
