“H03D3/24”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果17个，建议您升级VIP下载更多相关专利

[发明专利]用于时钟恢复的模式相关相位检测器-CN200680018250.1有效
发明人：纳雷·什尚布哈格;裵炫民;朴珍奇;保尔·苏皮赫 -专利权人：菲尼萨公司
申请日： 2006-05-24 - 公布日： 2008-06-04 - 主分类号： H03D3/24 文献下载
摘要：提供一种用于从数据信号中进行时钟恢复的相位检测器装置和方法(200)。该相位检测器提供相位校正信号给时钟信号发生器(206)，其中如果观测到预定数据样本模式才产生该相位校正信号。特别地，该预定数据样本模式优选为从1至0的转换。由此，即使已发生转换，从0至1的转换仍不提供有效的相位更新输出信号。在其它实施例中，该预定数据样本模式优选为额外的逻辑1样本居先的1至0转换。
用于时钟恢复模式相关相位检测器

[发明专利]基于希格马－德尔塔的锁相环-CN200580039320.7无效
发明人：具利度;安荣虎;宋垠锡;李正雨;朴畯培;李庆浩 -专利权人： GCT半导体公司
申请日： 2005-09-21 - 公布日： 2008-02-13 - 主分类号： H03D3/24 文献下载
摘要：提供一种基于希格马－德尔塔的锁相环装置，其包括相位频率检测器(PFD)、电荷泵和压控振荡器。PDF用于接收参考信号和反馈信号，并基于参考信号和反馈信号的比较来输出信号。电荷泵用于基于来自PFD的输出信号来输出电荷。所述电荷泵包括施加固定电流量的第一电流源和施加可变电流量的第二电流源。所述压控振荡器用于根据从电荷泵接收的电荷来输出时钟信号。
基于希格马德尔塔锁相环

[发明专利]发射机预畸变电路及其方法-CN200580009862.X无效
发明人： R·D·麦卡利斯特 -专利权人：克里斯特科姆公司
申请日： 2005-01-24 - 公布日： 2007-03-28 - 主分类号： H03D3/24 文献下载
摘要：一种数字通信发射机(100)包括数字线性和非线性预畸变部分(200，1800，2800)，以补偿发射机模拟部件(120)引入的线性和非线性畸变。直接数字下变频部分(300)从模拟部件(120)产生复数数字返回数据流(254)，而又不引入正交失衡。通过算术处理有效地增大返回数据流(254)所呈现的相对较低的分辨率。可以利用各种各样的自适应技术补偿模数转换器(304)引入的畸变。利用具有设置在正向数据流(112)中的均衡器(246)的自适应技术补偿线性畸变。然后利用具有多个对从正向数据流(112)产生的多个正交较高阶基本函数(214)进行滤波的均衡器(226)自适应技术补偿非线性畸变。将滤波后的基本函数组合在一起并将它们从正向数据流(112)减去。
发射机畸变电路及其方法

[发明专利]用于OFDM系统的锁相环-CN200480015788.8无效
发明人：阿洛克·库马尔·古普塔 -专利权人：高通股份有限公司
申请日： 2004-04-06 - 公布日： 2006-10-25 - 主分类号： H03D3/24 文献下载
摘要：提供了用于在OFDM系统中跟踪剩余频率误差和相位噪声的技术。在接收机端，利用FFT对每个接收OFDM码元进行变换，以获得接收调制码元，该接收调制码元被串行化。锁相环对所述已串行化的接收调制码元进行操作，并且为每个接收调制码元提供独立的相位校正值。利用其自身的相位校正值对每个接收调制码元进行校正，以获得相位校正码元。每个相位校正码元中的相位误差被检测来获得该相位校正码元的相位误差估计。对每个相位校正码元的相位误差估计进行滤波(例如，利用二阶环路滤波器)，以获得频率误差估计，该频率误差估计被累加来获得另一个接收调制码元的相位校正值。由于独立的相位校正值被用于所述接收调制码元，所以所述相位校正码元并不相关。
用于 ofdm 系统锁相环

[发明专利]具有预分频器的频率合成器-CN200480006472.2无效
发明人： M·P·梅克;S·梅塔 -专利权人：艾瑟罗斯通讯公司
申请日： 2004-03-11 - 公布日： 2006-04-12 - 主分类号： H03D3/24 文献下载
摘要：公开了一种频率合成器和一种频率合成方法。该频率合成器包括用于产生具有合成频率的输出信号的电压控制振荡器，和连接到VCO的用于接收输出信号和提供反馈信号的预分频器。该预分频器有计划地在整数分频值和分数分频值之间选择以对输出信号的合成频率分频。
具有分频器频率合成器

[发明专利]具有增益控制的锁相环解调器-CN200380102684.6有效
发明人： E·德邦内茨;F·帕里劳;E·吉鲁 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2003-10-09 - 公布日： 2005-12-21 - 主分类号： H03D3/24 文献下载
摘要：本发明涉及一种解调调频信号FM的包括锁相环PLL的解调器，该锁相环PLL包括至少一个相位检测器、一个环路滤波器和一个压控振荡器功能VCO，其特征在于，所述压控振荡器功能VCO’具有可修改增益。本发明允许消除由于在解调信号处理装置的输入端对复增益可修改放大器的常规的应用而带来的缺点。应用：已调信号的解调：无线电话，家庭网络。
具有增益控制锁相环解调器

[发明专利]无线电接收机延迟锁定环电路和相关方法-CN200480000413.4无效
发明人： T·J·肯尼;J·塔帕尼宁 -专利权人：诺基亚有限公司
申请日： 2004-01-29 - 公布日： 2005-11-16 - 主分类号： H03D3/24 文献下载
摘要：本发明提供用于接收机的延迟锁定环(DLL)电路和相关方法。延迟锁定环电路可以选择以获取方式或跟踪方式运行。选择器选择延迟锁定环电路元件的工作参数，使电路以获取方式或跟踪方式运行。通过选择合适的工作参数，能够实现选择的一种运行方式。延迟锁定环电路是与幅度无关的，不管加到其上的输入信号值如何都能够运行。
无线电接收机延迟锁定电路相关方法

[发明专利]数字锁相环-CN03803226.0有效
发明人： H·－J·科赫恩;M·祖普克 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2003-02-03 - 公布日： 2005-06-22 - 主分类号： H03D3/24 文献下载
摘要：本发明涉及用于对中频信号进行解调的数字锁相环(PLL)12。数字锁相环12在其相位检测器中包括两个坐标旋转数字计算机24和30。可以借助于增益控制电路27、符号检测器20、载波监视电路28和可调环路滤波器32来改善PLL12的健壮性。
数字锁相环

[发明专利]级联的延迟锁定环路-CN02826081.3有效
发明人：居－国·绢;罗伯特·E·斯滕格尔;弗莱德里克·L·马丁;戴维·E·伯克尔曼 -专利权人：摩托罗拉公司
申请日： 2002-10-23 - 公布日： 2005-04-20 - 主分类号： H03D3/24 文献下载
摘要：本发明涉及级联的延迟锁定环路，在几个实施例中的延迟锁定环频率合成器使用初级延迟线元件(24)和一个或多个次级延迟元件(162，164，270，310)。在一个实施例中，主延迟线(24)用于粗糙地选择频率输出，而次级延迟元件(162，164，270，310)(无源的或有源的)用于增加初级延迟线(24)的分辨率。在无源实施例中，通过选择主延迟线(24)的输出抽头中的分量作为无源次级延迟元件(310)的驱动信号以提供粗糙调节和选择次级延迟元件(310)的输出以提供精细的选择，可以实现粗糙和精细的频率选择。
级联延迟锁定环路

[发明专利]双控制频率合成器-CN02819474.8无效
发明人：迈克尔·L·布什曼;劳伦斯·E·康奈尔 -专利权人：飞思卡尔半导体公司
申请日： 2002-09-26 - 公布日： 2005-03-02 - 主分类号： H03D3/24 文献下载
摘要：一种伪三阶双控制频率合成器(100)，包括电荷泵(102)，环路滤波器(104)，环路分频器(106)，和双端口VCO(110)。积分器(108)对控制电压进行低通滤波提供低频通道，另外为控制电压提供高频通道。两个控制通道都连接到VCO(110)。VCO(110)是由两个控制信号控制的单频发生器。VCO(110)提供相等的低频通道和高频通道噪声补偿通道(112)，两个通道都通过叠加有效融合(116)。合成器(100)包括两个控制电压通道附加的极点和零点。高频通道为无意引入到VCO(110)的高频边带噪声进行补偿。累积环路误差电压使高频通道的DC值固定并且为设置稳态环路频率提供低频主通道。
控制频率合成器

[发明专利]控制振荡器频率的系统-CN02807521.8有效
发明人：莫腾·达姆高;威廉·J·多米诺;拉胡尔·马贡;阿廖沙·C·莫尔纳;杰夫·佐昌 -专利权人：天工方案公司
申请日： 2002-03-25 - 公布日： 2004-08-18 - 主分类号： H03D3/24 文献下载
摘要：提供在频率合成器(200)中可控制振荡器(202)的输出信号的频率控制系统。一个这样的系统包括可控制振荡器(202)和频率控制电路(208)。可控制振荡器(202)被配置以产生有预定频率的输出信号。可控制振荡器(202)还被配置具有由频率控制电路(208)控制的多个工作状态。可控制振荡器(202)的每个工作状态限定可控制振荡器(202)输出信号的特定频率。频率控制电路(208)接收可控制振荡器(202)的输出信号，并确定最接近预定频率的输出信号的特定频率。频率控制电路(208)也可以提供控制信号给可控制振荡器(202)，该信号被配置以改变可控制振荡器(202)为对应于最接近预定频率的特定频率的工作状态。
控制振荡器频率系统

[发明专利]分段频谱时钟发生器装置以及使用该装置的方法-CN01817801.4有效
发明人：基思·B·哈蒂恩;罗伯特·A·奥莱斯比 -专利权人：莱克斯马克国际公司
申请日： 2001-09-20 - 公布日： 2004-01-28 - 主分类号： H03D3/24 文献下载
摘要：分段频谱时钟发生器(100)为信号(300)提供具有多个频率段的频率响应，其中整个频谱上的各个频率段的两端具有至少10dB的急速衰减。频率合成器(最好为锁相环)通过按照“下限”和“上限”调制频率之间的预定比率调制输出频率，生成输出信号(154)。为了创建并控制分段频谱轮廓，将不同数值输入到反馈计数器(138)中，以强迫VCO(134)发射新的频率或相位。在两端使用可编程前除法器(114，136)和后除法器(142)。
分段频谱时钟发生器装置以及使用方法

[发明专利]用于去抖动应用的相位/频率检测器-CN00815893.2无效
发明人： A·施斯科夫;B·L·斯塔克利 -专利权人：美商传威股份有限公司
申请日： 2000-11-07 - 公布日： 2003-01-15 - 主分类号： H03D3/24 文献下载
摘要：相位/频率检测器包括两个D－Q触发器(102，104)、OR门(106)、和异NOR(XNOR)门108。相位/频率检测器结合时钟去抖动PLL一起使用，其中来自PIFO的下溢和溢出标志被耦合到OR门的输入端，以及触发器的Q输出端被耦合到XNOR门的输入端。当相位被锁定时，XNOR的输出具有50％的占空比，使得滤波器上的电压保持不变，从而保持稳定的VCXO输出频率。如果恢复的时钟和VCXO以不同的速度运行，则FIFO或者下溢或者溢出。在这种情形下，触发器产生校正脉冲，用于把PLL滤波器电压激励到使得VCXO以正确的频率运行的位置。
用于抖动应用相位频率检测器

[发明专利]减小时钟信号和数据信号间失真的集成电路、系统和方法-CN98115410.7无效
发明人：寺田裕;赤松宽范 -专利权人：松下电器产业株式会社
申请日： 1998-04-23 - 公布日： 2002-06-19 - 主分类号： H03D3/24 文献下载
摘要：一种半导体集成电路包括减少时钟信号和数据信号之间第一相差的相差减少电路；和接收减少了时钟信号和数据信号之间的第一相差的数据信号的电路。
减小时钟信号数据失真集成电路系统方法

[发明专利]采用考斯塔斯环部分改进发射频率的稳定度的装置与方法-CN95121184.6无效
发明人：李镇硕 -专利权人：现代电子产业株式会社
申请日： 1995-12-29 - 公布日： 2001-06-06 - 主分类号： H03D3/24 文献下载
摘要：本发明公开了在半双工发射法的通信系统中采用costas环来改进发射频率的稳定度的装置及方法，其中接收终端上设置有一Ａ／Ｄ转换器、一Ｄ／Ａ转换器、一开关电路及一中央处理单元，从而在数据传输中，不用安装独立的高成本的基准频率抽取设备而通过该安装低成本设备的costas环部分从携带数据的载波中抽取基准频率，借此改进发射频率的稳定度。
采用考斯塔斯环部分改进发射频率稳定装置方法

1
2
下一页»
尾页
共 17 条