“大卫·雷蒙德·鲁茨”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果19个，建议您升级VIP下载更多相关专利

[发明专利]用于定点到浮点的转换的装置和方法及2的负幂检测器-CN201710696272.3有效
发明人： 大卫·雷蒙德·鲁茨 -专利权人： ARM 有限公司;安谋科技（中国）有限公司
申请日： 2017-08-15 - 公布日： 2023-06-23 - 主分类号： H03M7/24 文献下载
摘要：本公开提供用于定点到浮点的转换的装置和方法及2的负幂检测器。数据处理系统(2)支持定点数到浮点数的转换。得到的浮点数可以为次正规的。第一移位器(28)将表示定点数的输入信号移位第一移位量，第一移位量取决于定点数的后跟小数部分的整数部分内的前导零的计数。第二移位器(30)将输入信号移位第二移位量，第二移位量取决于定点数内的可变点位置。次正规结果检测器(34)根据对与具有次正规值的浮点数相对应的可变点位置和前导零的计数的组合的检测来生成选择信号。选择电路(32)根据由次正规结果检测器生成的选择信号选择来自第一移位器或第二移位器的输出中的一者来形成有效数。
用于定点浮点转换装置方法检测器

[发明专利]前导零预测-CN201711193652.1有效
发明人： 大卫·雷蒙德·鲁茨 -专利权人： ARM 有限公司
申请日： 2017-11-24 - 公布日： 2023-05-23 - 主分类号： G06F7/523 文献下载
摘要：本公开涉及前导零预测。提供了一种数据处理装置。中间值生成电路从第一浮点数和第二浮点数生成中间值。中间值包括指示第一浮点数和第二浮点数的绝对值之间的差值中的前导0的数目的预测值的多个前导0。第一浮点数和第二浮点数的绝对值之间的差值中的前导0的数目与预测值至多相差一。计数电路对中间值中的前导0的数目进行计数，并且掩码生成电路使用中间值产生一个或多个掩码。掩码生成电路在计数电路对中间值中的前导0的数目进行计数的同时或之前产生一个或多个掩码。
前导预测

[发明专利]浮点数舍入-CN201680056804.0有效
发明人： 大卫·雷蒙德·鲁茨;克里斯托弗·尼尔·海因兹;内尔·伯吉斯 -专利权人： ARM有限公司
申请日： 2016-06-08 - 公布日： 2023-04-07 - 主分类号： G06F7/483 文献下载
摘要：处理电路(2)支持执行具有舍入位置输入操作数的程序指令，以便生出控制信号(14)，用于控制处理电路(16)处理具有有效数值的浮点输入有效数以生成输出结果，该输出结果取决于来自使用由舍入位置输入操作数指定的浮点输入操作数的有效数内的可变舍入点对浮点输入操作数进行的舍入的值。以这种方式，可以便于实现具有浮点操作数和锚定数操作数作为输入的处理操作。
浮点数舍入

[发明专利]数据处理方法和装置-CN201680064717.X有效
发明人： 大卫·雷蒙德·鲁茨;内尔·伯吉斯;克里斯托弗·尼尔·海因兹 -专利权人： ARM有限公司
申请日： 2016-05-25 - 公布日： 2022-08-23 - 主分类号： G06F9/30 文献下载
摘要：处理电路对至少一个操作数向量的相应数据元素执行多个处理通道以生成结果向量的相应结果数据元素。处理电路标识每个处理通道的通道位置信息，给定通道的通道位置信息标识将由该给定通道生成的相应结果数据元素在跨结果向量的一个或多个结果元素的相应结果数据值内的相对位置。处理电路被配置为根据针对该通道标识的通道位置信息来执行每个处理通道。这使得能够生成比在硬件中支持的向量大小更宽或更窄的结果。
数据处理方法装置

[发明专利]将使用冗余表示的第一和第二操作数相乘的方法和装置-CN201680064809.8有效
发明人： 大卫·雷蒙德·鲁茨;内尔·伯吉斯;克里斯托弗·尼尔·海因兹 -专利权人： ARM有限公司
申请日： 2016-05-25 - 公布日： 2022-08-23 - 主分类号： G06F7/50 文献下载
摘要：提供了一种用于将包括至少两个X位部分的第一操作数和包括至少一个Y位部分的第二操作数相乘的方法。生成至少两个部分乘积，每个部分乘积包括第一操作数的选定X位部分和第二操作数的选定Y位部分的乘积。根据指示部分乘积的有效数的有效数指示信息来将每个部分乘积转换为冗余表示。在冗余表示中，部分乘积使用多个N位部分来表示，并且在至少两个相邻N位部分的组中，该组的较低N位部分的多个重叠位具有与该组的至少一个较高N位部分的一些最低有效位相同的有效数。将以冗余表示来表示的部分乘积相加。
使用冗余表示第一第二作数相乘方法装置

[发明专利]用于浮点乘法运算的装置和方法-CN201610829762.1有效
发明人： 大卫·雷蒙德·鲁茨 -专利权人： ARM有限公司
申请日： 2016-09-18 - 公布日： 2021-12-14 - 主分类号： G06F7/57 文献下载
摘要：提供用于浮点乘法运算的装置和方法。从两个运算对象有效数生成两个部分有效数。从运算对象的指数值和前导零计数确定无偏结果指数，以及预定的标准格式的预定的最小指数值所需的乘积有效数的移位量和移位方向。针对注入到部分乘积的加法运算中的第一舍入值和第二舍入值，将预定的舍入图案在与移位方向相反方向移位以移位量来生成第一舍入值，并且通过将第一舍入值左移一位给出第二舍入值。将第一、第二部分乘积和第一舍入值一起相加来给出第一乘积有效数，将第一、第二部分乘积和第二舍入值一起相加来给出第二乘积有效数。将这些乘积有效数在移位方向移位以移位量，并且从中选择一个来生成以预定的标准格式的格式化的有效数。
用于浮点乘法运算装置方法

[发明专利]独立的浮点转换单元-CN201510600250.3有效
发明人： 大卫·雷蒙德·鲁茨;内尔·伯吉斯 -专利权人： ARM有限公司
申请日： 2015-09-18 - 公布日： 2020-12-11 - 主分类号： G06F7/57 文献下载
摘要：本公开涉及独立的浮点转换单元。一种数据处理装置，包括：浮点加法器电路；以及浮点转换电路，该浮点转换电路通过对具有来自格式列表中的格式的任意输入执行转换来生成作为输出的浮点数，其中格式列表包括整数、定点数、以及具有小于输出浮点数的格式的浮点数。浮点转换电路物理上不同于浮点加法器电路。
独立浮点转换单元

[发明专利]迭代运算的处理-CN202010180313.5在审
发明人：尼古拉斯·安德鲁·菲斯特;斯里尼瓦斯·维穆里;大卫·雷蒙德·鲁茨 -专利权人： ARM有限公司
申请日： 2020-03-16 - 公布日： 2020-10-09 - 主分类号： G06F9/302 文献下载
摘要：本申请公开了迭代运算的处理。一种装置具有处理电路系统，该处理电路系统用于响应于由指令解码器对迭代运算指令的解码来执行迭代运算，该迭代运算包含处理的至少两个迭代，其中迭代取决于在先前迭代中产生的操作数。初始信息产生电路系统执行给定迭代的处理的初始部分以产生初始信息。结果产生电路系统执行给定迭代的处理的剩余部分，以使用初始信息来产生结果值。对于除了最终迭代之外的迭代，转发电路系统将结果值作为迭代运算的下一迭代的操作数转发。初始信息产生电路系统与结果产生电路系统完成当前迭代的剩余部分并行地开始执行下一迭代的初始部分，以提高性能。
运算处理

[发明专利]浮点相加-CN202010201747.9在审
发明人： 大卫·雷蒙德·鲁茨 -专利权人： ARM有限公司
申请日： 2020-03-20 - 公布日： 2020-10-09 - 主分类号： G06F7/485 文献下载
摘要：本申请公开了浮点相加。提供了浮点相加电路，用于对第一浮点操作数和第二浮点操作数进行相加，对第一浮点操作数和第二浮点操作数各自包括有效位和指数。对齐移位电路基于指数差对较小操作数有效位进行移位，以与较大操作数有效位对齐。增量电路生成较大操作数有效位的备选版本，每个版本基于应用于较大操作数有效位的不同舍入增量。由相加电路生成多个候选和值，每个候选和值表示移位的较小操作数有效位与较大操作数有效位的相应替代版本中的一个之和。选择候选和值中的一个作为第一浮点操作数和第二浮点操作数相加的舍入结果。这允许更快地执行浮点加和，因为舍入增量的延迟可以隐藏在对齐移位延迟的阴影中。
浮点相加

[发明专利]实现高效除法性能的装置和方法-CN201510346246.9有效
发明人： 大卫·雷蒙德·鲁茨;内尔·伯吉斯 -专利权人： ARM有限公司
申请日： 2015-06-19 - 公布日： 2020-08-04 - 主分类号： G06F7/535 文献下载
摘要：本发明公开了实现高效除法性能的装置和方法。提供了一种数据处理装置和操作此类数据处理装置的方法，以响应除法指令执行除法操作，以产生除法指令指定的输入分子除以除法指令指定的输入分母的结果值。输入分母和输入分子是二进制值。该装置包括除法电路，被配置为实施除法操作以产生结果值；二的幂次方检测电路，被配置为当输入分母具有±2N给定的值时发出旁路条件信号，其中N是正整数；以及旁路电路，被配置为响应旁路条件信号使得除法电路被旁路并且使得所述结果值被产生为输入分子被移动了N位。
实现高效除法性能装置方法

[发明专利]一种用于将浮点操作数相乘的数据处理装置和方法-CN201510092044.6有效
发明人： 大卫·雷蒙德·鲁茨;内尔·伯吉斯 -专利权人： ARM有限公司
申请日： 2015-02-28 - 公布日： 2019-08-09 - 主分类号： G06F7/57 文献下载
摘要：本发明提供了一种用于将浮点操作数相乘的数据处理装置和方法，每一个相乘的被规格化的浮点操作数均包括有效数字和指数。指数确定电路被用于为规格化版的结果计算结果指数，然后舍入值生成电路通过将舍入常数在第一方向上移动取决于结果指数的移位量来生成舍入值。部分乘积生成电路将第一和第二被规格化的浮点操作数的有效数字相乘以生成第一和第二部分乘积，然后该第一和第二部分乘积连同舍入值被加在一起，以便于生成被规格化的结果有效数字。然后，被规格化的结果有效数字在与第一方向相反的第二方向上被移动移位量以便于生成经舍入的结果有效数字。这提供了用于浮点数相乘的尤其有效的机制，同时在结果是非规格化的情况下正确地舍入该结果。
一种用于浮点作数相乘数据处理装置方法

[发明专利]用于执行浮点平方根运算的装置和方法-CN201510423618.3有效
发明人：内尔·伯吉斯;大卫·雷蒙德·鲁茨 -专利权人： ARM有限公司
申请日： 2015-07-17 - 公布日： 2019-07-12 - 主分类号： G06F7/552 文献下载
摘要：本发明涉及用于执行浮点平方根运算的装置和方法。该数据处理装置具有用于对被开方数值R执行浮点平方根运算以生成结果值的处理电路。处理电路具有用于处理并非是二的精确乘方的被开方数值R的第一平方根处理电路，以及用于处理作为2的精确乘方的被开方数值的第二平方根处理电路。二的乘方检测电路检测被开方数值是否是二的精确乘方并适当地选择第一平方根处理电路的输出或第二平方根处理电路的输出。这使得当被开方数是2的乘方时能够以较少的处理循环生成结果。
用于执行浮点平方根运算装置方法

[发明专利]乘加器-CN201510005354.X有效
发明人： 大卫·雷蒙德·鲁茨;内尔·伯吉斯 -专利权人： ARM有限公司
申请日： 2015-01-06 - 公布日： 2019-06-07 - 主分类号： G06F7/57 文献下载
摘要：本发明涉及一种乘加器。浮点乘加电路(24)包括乘法器(26)和加法器(28)。输入操作数A、B和C以及结果值均具有规格化指数值范围，诸如符合IEEE标准754的范围。从乘法器(26)被传送至加法器(28)的乘积值具有扩展的指数值范围，该扩展的指数值范围低于规格化指数值范围扩展。在加法器内的移位器(48、50)能够在必要时考虑到乘积的扩展的指数值范围以便于将结果值带回到规格化指数值范围中。
乘加器

[发明专利]乘法累加乘积指令-CN201711367078.7在审
发明人：内尔·伯吉斯;大卫·雷蒙德·鲁茨;贾维尔·迪亚兹·布鲁格拉 -专利权人： ARM有限公司;安谋科技（中国）有限公司
申请日： 2017-12-18 - 公布日： 2018-11-02 - 主分类号： G06F7/496 文献下载
摘要：本公开涉及乘法累加乘积指令。本文提供了一种设备，该设备具有包括L×M乘法器阵列的处理电路。与处理电路相关联的指令解码器支持用于生成至少一个结果元素的乘法累加乘积(MAP)指令，该至少一个结果元素对应于J位操作数的E位部分和K位操作数的F位部分的相应E×F乘积的和，其中1
操作数乘法累加乘法器阵列指令解码器乘积指令处理电路结果元素控制处理电路指令重新排列加法器加总子集关联响应

[发明专利]用于在执行浮点减法时估计移位量的装置和方法-CN201711385896.X在审
发明人： 大卫·雷蒙德·鲁茨;伊恩·迈克尔·考尔菲尔德 -专利权人： ARM有限公司;安谋科技（中国）有限公司
申请日： 2017-12-20 - 公布日： 2018-10-23 - 主分类号： G06F7/504 文献下载
摘要：本公开涉及用于在执行浮点减法时估计移位量的装置和方法。提供了用于在执行减法运算生成差值时估计移位量的装置和方法。移位估计电路确定将被应用于差值的估计移位量。移位估计电路包括有效数分析电路，用于根据对两个浮点运算数的有效数值的分析生成第一位串，第一位串标识差值内的被预测为具有被设置为确定值的位的最高有效位位置。移位限制电路由指数值生成标识移位限制位位置的第二位串。移位限制电路具有计算电路，计算电路用于针对第二位串的位位置的至少一个子集中的每个位位置执行使用指数值的位的关联计算以确定针对第二位串内的该位位置的值。组合电路由第一位串和第二位串生成组合位串，移位确定电路根据组合位串确定估计移位量。
位串移位量位位置移位限制移位电路估计电路计算电路浮点减法有效位位置分析电路浮点运算减法运算组合电路有效数子集关联预测应用分析

1
2
下一页»
尾页
共 19 条