[发明专利]实现高效除法性能的装置和方法有效
| 申请号： | 201510346246.9 | 申请日： | 2015-06-19 |
| 公开（公告）号： | CN105320491B | 公开（公告）日： | 2020-08-04 |
| 发明（设计）人： | 大卫·雷蒙德·鲁茨;内尔·伯吉斯 | 申请（专利权）人： | ARM有限公司 |
| 主分类号： | G06F7/535 | 分类号： | G06F7/535 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人： | 李晓冬 |
| 地址： | 英国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了实现高效除法性能的装置和方法。提供了一种数据处理装置和操作此类数据处理装置的方法，以响应除法指令执行除法操作，以产生除法指令指定的输入分子除以除法指令指定的输入分母的结果值。输入分母和输入分子是二进制值。该装置包括除法电路，被配置为实施除法操作以产生结果值；二的幂次方检测电路，被配置为当输入分母具有±2N给定的值时发出旁路条件信号，其中N是正整数；以及旁路电路，被配置为响应旁路条件信号使得除法电路被旁路并且使得所述结果值被产生为输入分子被移动了N位。 | ||
| 搜索关键词： | 实现 高效 除法 性能 装置 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于ARM有限公司，未经ARM有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510346246.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 除以整数常数的浮点除法-202311153353.0
- 乔纳斯·卡伦;山姆·艾略特 - 畅想科技有限公司
- 2019-08-21 - 2023-10-27 - G06F7/535
- 一种用于确定比率x/d的二进制逻辑电路，其中x是可变整数输入，所述二进制逻辑电路包括：模数单元的对数树，每个模数单元都被配置为对于x中的相应块位置a和b来计算x[a：b]mod d，其中b＞a，块位置的编号从x的最高有效比特增大到x的最低有效比特，所述模数单元被布置为使得所述对数树的M‑1个模数单元的子集为所有m∈{1，M}提供x[0：m]mod d，并且，基于任何给定的模数单元都会引入1的延迟：所有所述模数单元都在#imgabs0#的延迟包络内布置在所述对数树中；并且，模数单元的所述子集的超过M‑2
- 一种除法器、数据处理方法及芯片-202310871665.9
- 马仕清;王耀强 - 新华三半导体技术有限公司
- 2023-07-14 - 2023-10-13 - G06F7/535
- 本申请实施例提供了一种除法器、数据处理方法及芯片，涉及数字电路技术领域，该除法器包括：选择模块、位宽分割模块和运算模块，选择模块与位宽分割模块连接，位宽分割模块与运算模块连接，其中，选择模块用于获取除数对应的目标倒数；位宽分割模块用于按照目标倒数的位排序，将目标倒数分割为多个部分，得到多个子倒数；按照被除数的位排序，将被除数分割为多个部分，得到多个子被除数；运算模块用于将多个子倒数分别与多个子被除数进行相乘，得到多个中间数；将多个中间数进行移位后相加，得到商和余数。应用本申请实施例提供的技术方案，能够降低除法运算的时延。
- 一种基于cordic算法的除法器-202111038841.8
- 刘睿;张亚国;楼红伟 - 深圳智微电子科技有限公司
- 2021-09-06 - 2023-10-03 - G06F7/535
- 本发明涉及一种基于cordic算法的除法器，该除法器对输入模块接收的分母利用位宽获取模块获取有效位宽，基于有效位宽获得新的分子，基于新的分子和分母在除法运算模块求取商，通过校正模块基于有效位宽对商进行移位获取输入模块的接收的分子和分母的商。根据本发明的除法器，利用分母的有效位宽获得新的分子，并对新的分子和分母在除法运算模块求取商，然后基于有效位宽获得分子分母实际的商，避免对数值相差较大的分子分母求商，能够解决在分母远大于分子时出现的精度骤降的问题。
- 除以整数常数的浮点除法-201910774064.X
- 乔纳斯·卡伦;山姆·艾略特 - 畅想科技有限公司
- 2019-08-21 - 2023-09-29 - G06F7/535
- 一种用于确定比率x/d的二进制逻辑电路，其中x是可变整数输入，所述二进制逻辑电路包括：模数单元的对数树，每个模数单元都被配置为对于x中的相应块位置a和b来计算x[a:b]mod d，其中ba，块位置的编号从x的最高有效比特增大到x的最低有效比特，所述模数单元被布置为使得所述对数树的M‑1个模数单元的子集为所有m∈{1,M}提供x[0:m]mod d，并且，基于任何给定的模数单元都会引入1的延迟：所有所述模数单元都在#imgabs0#的延迟包络内布置在所述对数树中；并且，模数单元的所述子集的超过M‑2
- 基于∑△调制器的模拟除法电路、电子设备、磁编码器及其控制方法-202310805659.3
- 姜俊峰 - 无锡晟朗微电子有限公司
- 2023-07-03 - 2023-09-19 - G06F7/535
- 本发明公开基于ΣΔ调制器的模拟除法电路，可应用于各类需要对信号做除法运算的电路系统，如磁编码器及角度传感器等。模拟除法电路包括：ΣΔ调制器输入端与输入端口连接，输出端与第一反馈端口、第二反馈端口和输出端口连接；第一反馈端口和第二反馈端口分别与进行除法运算的第一信号源和第二信号源连接，第一信号源和第二信号源在ΣΔ调制器的反馈信号的控制下交替与ΣΔ调制器的输入端连接；第一信号源和第二信号源与ΣΔ调制器连接预设时长后，ΣΔ调制器的反馈信号之和等于其输入信号，对第一信号和第二信号进行除法运算，得到二者的除法值。通过将两路模拟信号作为ΣΔ调制器反馈信号，且将调制器输入设为0，在模数转换同时实现两路信号的除法运算。
- 一种在定点DSP芯片上实现的数据处理方法及装置-201710964945.9
- 程佳;乔逢浩;蔡珊珊;梁民 - 电信科学技术研究院
- 2017-10-17 - 2023-09-19 - G06F7/535
- 本申请公开了一种在定点DSP芯片上实现的数据处理方法及装置。本申请中，通过将作为被除数的第一浮点数和作为除数的第二浮点数进行定标，从而将其转化为特定定标值的定点数，并通过迭代过程计算得到所述第一操作数对应的操作数序列A(m)，再通过对该A(m)序列中的第M个定点数进行移位得到所述被除数除以除数的商，这里M＝log
- 一种除法运算方法及系统-202310558180.4
- 楼红伟;黄雄科 - 深圳智微电子科技有限公司
- 2023-05-16 - 2023-09-12 - G06F7/535
- 本发明属于运算装置和数据处理技术领域，具体涉及一种除法运算方法及系统。在能够保证较高的精度的前提下，本发明提供的除法运算方法不需要复杂的数学运算，每次迭代只需要简单的两次乘累加运算，迭代次数可以根据精度要求做适当增减，实现简单，占用存储空间很小，处理时延很短，无需额外存储空间来存放特殊的系数，维护容易；并且进行除法运算的过程中乘累加运算的迭代以及二项式级数分解等原理均不涉及位数的要求，则对参与计算的正整数除数变量没有大小限制，只要保证除数为不等于0的整数就可以，求取的除法运算输出值也是通过被除数乘以除数的倒数实现的，对被除数同样没有位数约束，克服了现有解决方法中对除数和被除数大小的限制。
- 支持可中断浮点除法的实现方法及系统-201710463332.7
- P·维斯瓦纳坦·皮莱;V·纳塔拉詹;A·泰萨格洛 - 德州仪器公司
- 2017-06-19 - 2023-09-12 - G06F7/535
- 一种处理器(100)(及方法)包含通过执行各种指令执行浮点除法的核心(102)。所述指令包含符号、指数及尾数SEM分离指令(108)，其致使所述核心从分子及分母浮点数提取所述符号、指数及尾数值。所述指令还包含无符号尾数除法指令(110)，其致使所述核心迭代地执行条件减法运算以计算指示商的尾数的值。所述指令进一步包含归并指令(112)，其致使所述核心使用从所述SEM分离指令提取的所述符号及指数及指示所述商的所述尾数的所述值生成商浮点数。
- 基于除法器的任务处理方法、装置、除法器及存储介质-202110722249.3
- 吴睿振;袁涛;王凛 - 山东云海国创云计算装备产业创新中心有限公司
- 2021-06-28 - 2023-07-14 - G06F7/535
- 本发明公开了一种基于除法器的任务处理方法、装置、设备及存储介质；在本方案中，除法器确定执行当前任务的目标时钟周期数后，便会确定在目标时钟周期数下的每周期商的目标位数、有效被除数的有效被除位数及商取值映射关系，在每个时钟周期，即会利用商取值映射关系确定有效被除数的商及余数，并对余数进行补零及取数后继续下一个时钟周期的处理，在最后一个周期，如果余数进行取数后可通过商取值映射关系得到结果，则任务处理完成，否则，需要对目标位数、有效被除位数及商取值映射关系更新后，再继续完成处理。可见，本方案可调整除法器的时钟周期，从而提高了除法器处理任务的速度，使得除法器在处理任务时，具有速度可控的优势。
- 验证实现整数除法器的硬件设计的方法、系统和介质-201810029928.0
- E·莫里尼;S·艾利奥特 - 想象技术有限公司
- 2018-01-12 - 2023-07-14 - G06F7/535
- 本申请涉及验证实现整数除法器的硬件设计的方法、系统和介质。验证用于实现整数除法器的集成电路硬件设计的计算机实现方法，整数除法器接收分子N和分母D并输出商q和余数r。该方法包括：(a)验证基本特性对于集成电路硬件设计为真，(b)在形式上验证一个或更多个范围缩减特性对于集成电路硬件设计为真。基本特性验证集成电路硬件设计将响应于非负输入对的子集中的任何输入对N、D生成正确输出对q、r。一个或更多个范围缩减特性验证：如果集成电路硬件设计将响应于非负输入对N、D生成输出对q、r，则集成电路硬件设计将响应于另一非负输入对N′、D生成与q和r具有预定关系的输出对q′、r′，其中，N和N′具有一个或更多个预定关系中的一个。
- 一种FPGA除法运算的优化方法、装置、除法器和介质-202310133144.3
- 李艳华;刘松涛;刘海涛;李星渊;黄威豪 - 辰星（天津）自动化设备有限公司
- 2023-02-20 - 2023-07-04 - G06F7/535
- 本申请涉及驱控一体的技术领域，尤其是涉及一种FPGA除法运算的优化方法、装置、除法器和介质，方法包括：基于除数和被除数，确定中间变量，在同一个时钟周期，基于高除数位宽的值和除数的值进行大小比较，确定比较结果对应的目标操作，并基于目标操作对中间变量进行数值处理，同时，确定下一次数值处理对应的周期数；若下一次数值处理对应的周期数小于被除数的位宽，将运算变量确定为中间变量，并在下一时钟周期重复执行上一时钟周期的操作，直至周期数不小于被除数位宽，基于最终的运算变量，得到余数和商。将单时钟周期的除法运算拆分成多个时钟周期的加法运算，提高了系统的稳定性，且，利用中间变量进行除法运算使得资源占用大幅度减小。
- 双模式浮点除法平方根的电路-201810999006.2
- 李天立;尹韬;毛宁;黄志洪;赵思琦 - 中科亿海微电子科技（苏州）有限公司
- 2018-08-29 - 2023-06-20 - G06F7/535
- 一种双模式浮点除法平方根的电路，包括：数据处理单元，用于对被操作数进行平方根操作、或者对被操作数和操作数进行除法操作，确定操作结果q的符号位和指数位，其中，所述被操作数x和所述操作数d均为单路双精度64位数据，或者均为双路单精度32位数据；迭代输入初始化单元，用于根据所述符号位和指数位，确定迭代初始化输入数据W[0]；迭代单元，用于对W[0]进行迭代处理，在每一次迭代结束后，对所述q进行数值转换，确定迭代后的q；舍入单元，用于所述迭代后的q的尾数q_man(q1_man/q2_man)进行舍入，确定舍入结果；输出单元，用于将所述舍入结果与所述符号位和指数位进行拼接，确定并输出所述操作结果q。
- 在MCU上实现除法运算的方法、系统、存储介质及电子设备-202310046013.1
- 杨高铸;王晓峰;王小军;张菲 - 深圳市立创普电源技术有限公司
- 2023-01-30 - 2023-06-06 - G06F7/535
- 本发明公开了在MCU上实现除法运算的方法、系统、存储介质及电子设备，被除数A和除数B为整数，要进行二进制除法运算，包括以下步骤：判断被除数A是否大于或等于除数B，若否，则商C为0；若是，则将除数B赋值给B1，将B1与被除数A进行比较，且通过B1的不断左移位和重复比较，确定除数B1的最佳移位数i；通过将被除数A与B1比较后相减并赋值给被除数A，同时将1按步长左移移位数i后与商C相加并赋值给商C，再将B1右移位和移位数i减1后，重复执行直至被除数A等于0或被除数A小于除数B，得到最终的商C。本发明节约了器件成本，有助于提高产品的竞争力，还大大提高了除法的运算效率，又将误差限定得很小，可以得到实际运用。
- 一种基于压控电流源的除法器电路及除法计算方法-202211588734.7
- 郑睿瑞;陈敏;邓策亮;张帆;江峰 - 浙江大学
- 2022-12-08 - 2023-05-23 - G06F7/535
- 本发明涉及模拟控制电路领域，旨在提供一种基于压控电流源的除法器电路及除法计算方法。该电路包括比较器、锯齿波发生器、压控电流源、电容、两个电阻、单刀双掷开关以及单刀单掷开关；其中，两个开关为电控类型的产品，其控制端与比较器的输出端相接，利用PWM信号实现两个开关动作与通断的控制；被除数电压接至压控电流源的两端，压控电流源的其中一端与单刀双掷开关的不动端相连，另一端接地；单刀单掷开关与一个电阻串接后，并联于电容两端；电容还接至单刀双掷开关的两个动端，其中一个动端经电阻接地，以另一个动端对地的电压作为除法器电路的输出电压。本发明通过电路实现除法计算，能够降低模拟电路的系统复杂度以及芯片运算负担。
- 一种除法器电路及其实现方法-201910772535.3
- 耿翔 - 上海南芯半导体科技股份有限公司
- 2019-08-21 - 2023-05-09 - G06F7/535
- 本发明公开了一种除法器电路，主要解决现有除法器电路精度与成本不能兼顾的问题。该电路包括Va电压的电流产生电路，与电流产生电路相连的主电路，以及与主电路相连的两倍阈值电压产生电路。通过上述设计，本发明从MOSFET的线性电阻的角度出发，通过引入两倍阈值电压产生电路，使得可以产生出和某个电压成正比的倍数电阻。可以支持电压直接输入，通过两倍阈值电压产生电路消除阈值电压VTH的影响，实现高精度、低成本应用的除法器电路。因此，具有很高的使用价值和推广价值。
- 四象限模拟除法器电路-202211728068.2
- 王浩;马存宝;吕亚方;李运喜;李亚晖;牛伟 - 中国航空工业集团公司西安航空计算技术研究所;西北工业大学
- 2022-12-30 - 2023-05-02 - G06F7/535
- 本发明设的一种四象限模拟除法器电路，可实现四象限的电压除法模拟运算功能，包括两片n位乘法型D/A芯片、n位计数器、两路电流/电压转换电路、象限判断电路、计数器UP滞回比较器、计数器DOWN滞回比较器、两片异或门电路和、差检测电路和时钟单元；其中V_DIVIDEND是被除数电压信号，V_DIVISOR是除数电压信号，V_REF是基准电压源，V_QUO是除法器输出电压信号，并且，可通过配置误差检测电路中R1、R2的阻值比来实现不同量程的除法应用。经实际使用验证，本发明可稳定工作，且输出精度高，具有较广泛的应用前景。
- 基于随机计算多比特有符号除法器和除法运算方法-202211567716.0
- 张川;李慕浩;黄永明;尤肖虎 - 网络通信与安全紫金山实验室;东南大学
- 2022-12-07 - 2023-04-14 - G06F7/535
- 本发明提供一种基于随机计算多比特有符号除法器和除法运算方法，所述除法器包括：第一随机计算有符号除法器、第二随机计算有符号除法器、第一加法器、第二加法器和第一D触发器；其中，所述第一随机计算有符号除法器和所述第一加法器连接；所述第二随机计算有符号除法器通过所述第一D触发器与所述第二加法器连接；所述第二加法器和所述第一加法器连接。本发明提供的基于随机计算多比特有符号除法器，通过包括第一随机计算有符号除法器、第二随机计算有符号除法器、第一加法器、第二加法器和第一D触发器，可以实现3比特有符号除法的运算，并且用3比特除法器进行计算时，每一位上1出现的概率都会减小，从而可以提升计算精度。
- 除法器的实现方法-202211672320.2
- 唐杜娟 - 四川和芯微电子股份有限公司
- 2022-12-26 - 2023-03-28 - G06F7/535
- 本发明公开了一种除法器的实现方法，其包括如下步骤：a.获取二进制被除数A最高位1的位置数，并将该位置数记录为A1；获取二进制除数B最高位1的位置数，并将该位置数记录为B1；b.计算S1＝A1‑B1,计算此次运算的商Q1,Q1＝2
- 除法运算方法、除法器、存储介质及电子设备-202211459861.7
- 林明丰;吴亚杰;彭陈;刘文 - 珠海泰为电子有限公司
- 2022-11-16 - 2023-03-03 - G06F7/535
- 本申请实施例公开了一种除法运算方法、除法器、存储介质及电子设备，涉及数值运算领域。本申请在执行除法运算过程中每次迭代产生多个商位，根据每次迭代的商位和除数配置除数参考表，根据除数参考表对被除数进行迭代得到最终的商，相对现有技术中每次迭代产生1个商位，本申请可以实现商位数越大，计算量越少的效果，因此可以提高出发运算的速度和效率。
- 一种适用于商位宽固定情况的除法器装置-202211460319.3
- 谢小东;张甜 - 电子科技大学
- 2022-11-17 - 2023-03-03 - G06F7/535
- 本发明属于数字集成电路设计领域，具体涉及一种用于商位宽固定的除法运算的除法器装置。本发明采用串行的思想实现除法，按照从最高位到最低位的顺序，串行地对商的每一位进行赋值。本发明设计的除法器装置，将除法运算转化为相对简单的比较、减法以及移位运算，方便硬件实现，也减小了除法运算电路消耗的面积；同时每个时钟周期对商的一位进行赋值，运算消耗的时钟周期数不超过商的位数，在被除数和除数位宽均大于商的位宽时，相比传统的基于减法的除法运算算法，可以节约运算时间；另外，每个时钟周期的运算最多仅包括一次比较、减法和移位，大大减小了电路中组合逻辑路径的延迟，更容易满足时序的要求。
- 一种除法器和光处理器-202110871960.5
- 李冲;陈夏捷;周常河;余俊杰 - 华为技术有限公司
- 2021-07-30 - 2023-02-03 - G06F7/535
- 本申请实施例公开了一种除法器和光处理器，属于光计算技术领域。在该除法器中第一光信号源发出脉冲光信号传入波导回路，脉冲光信号的幅值与被除数的比值等于预设比值；第二光信号源发出连续光信号传入第二波导，连续光信号的幅值与除数比值等于预设比值；耦合器对连续光信号和脉冲光信号进行耦合，耦合后的脉冲光信号的幅值等于耦合前的脉冲光信号的幅值减去连续光信号的幅值；探测器对每次耦合后的脉冲光信号的幅值进行检测；控制器当接收到探测器发送的目标幅值小于持续光信号的幅值时，将探测器累计检测到耦合处理后的脉冲光信号的次数确定为商，将目标幅值和预设比值的乘积确定为余数。可见本申请提供了一种在光芯片中实现除法运算的除法器。
- 定点数除法的计算方法及装置-202211392878.5
- 张春;张惟宜;牛丽婷;姜汉钧;王志华 - 清华大学
- 2022-11-08 - 2023-02-03 - G06F7/535
- 本发明公开了一种定点数除法的计算方法及装置，该方法包括：将定点数形式的除数，转化为32bit浮点数，得到第一浮点数并计算整数数值；将预设常数和第一浮点数的整数数值之间的差值，视作第二浮点数；所述差值和所述第二浮点数存在相同的32bit存储格式；将第二浮点数，转化为第一定点数并作为定点数形式的除数的倒数的一阶估计值；对所述一阶估计值进行牛顿迭代，得到定点数形式的除数的倒数的二阶估计值；根据定点数形式的被除数和除数之商的正负符号、以及所述二阶估计值与定点数形式的被除数的乘积，生成定点数形式的被除数、和定点数形式的除数的除法运算结果。本发明所需时钟周期少且固定，可提高数字集成系统的性能。
- 一种带同步功能的除法器电路-202210750302.5
- 尤西 - 南通瑞镛科信息技术有限公司
- 2022-06-29 - 2022-12-27 - G06F7/535
- 本发明涉及除法器领域，是一种带同步功能的除法器电路，能够消除传统除法器输出时钟信号相位不确定的问题。带同步功能的除法器电路包括数据转换电路、时钟控制电路、输出电路。数据转换电路通过4bit数据描述除法器状态的现态以及次态；时钟控制电路通过输入时钟信号和同步时钟信号共同作用来控制除法器的输出时钟信号的相位，输出电路则对前面的数据转换电路和时钟控制电路的逻辑关系进行综合并将除法器的逻辑结果进行输出。实施本发明一种带同步功能的除法器电路，能有效控制除法器的输出时钟信号的起始位置，消除除法器输出时钟信号相位不确定的现象。
- 一种可编程器件的除法功能实现方法-201711204143.4
- 郭凡;周坚锋;孔渊;李少光;康健斌;童歆;曲国远 - 中国航空无线电电子研究所
- 2017-11-27 - 2022-12-23 - G06F7/535
- 本发明提供了一种可编程器件的除法功能实现方法，其特征在于，包括以下步骤：1)当接收除数X和被除数Y后，除数X和被除数Y为32位2进制有符号、数量级为16位且小数也为16位的定点数，对被除数Y进行判断，Y为零时，返回结果零和无异常状态码，当除数X为零时，则返回最大表示值和除零错误状态码；2)对除数X和被除数Y进行正负判断，计算结果正负；除数X和被除数Y为32位有符号数，最高位为符号位；通过判断符号位确定除数X和被除数Y为正数或者负数；当除数X和被除数Y同为正数或者负数时结果为正，否则结果为负。
- 除法器-202220922345.2
- 陈志刚;徐红如 - 上海琻捷电子科技有限公司
- 2022-04-20 - 2022-12-16 - G06F7/535
- 本实用新型涉及一种除法器。除法器包括：用于寄存用户写入的操作数据的操作数寄存器；用于寄存用户写入的操作数据的控制寄存器；用于对操作数据进行移位处理的操作数预处理装置，与操作数寄存器及控制寄存器均相连接；用于基于移位处理后的操作数据得到商数或基于移位处理后的操作数据得到商数及余数的除法器运算装置，与操作数预处理装置相连接；用于存储除法器运算装置所得结果的结果寄存器，与除法器运算装置相连接。上述除法器中加入操作数预处理装置，可以对操作数进行移位处理，用户可通过需要控制移位的方向以及移位数，增加了用户在实际应用中操作的灵活性，易于与其他数学运算模块互连实现更多的算法操作。
- 一种可扩展的高速并行查找相等数据的处理方法与装置-202211062187.9
- 顾仁萍;朱爱勇;俞思伟 - 上海健康医学院
- 2022-09-01 - 2022-12-02 - G06F7/535
- 本发明公开了一种可扩展的高速并行查找相等数据的处理装置和方法，包括用于对输入的数据进行分桶处理的分桶逻辑电路、以及用于将分桶处理后的数据分别进行存储的若干分桶。本发明先将输入的数据按照数据粗粒度的大小分配到若干个分桶中；然后根据接收数据的数值，建立链表，将每个分桶中相同数值的数据使用链表的方式进行串联；最后根据链表，收集并输出相同数据的序号。本发明采用分桶逻辑电路和分桶对数据进行处理，可以让数据处理并行进行，加快获得结果的速度，再以链表方式找相同数据，可免掉数据预排序。
- 数据处理方法、介质、电子设备和程序产品-202211067568.6
- 杨宇;周发 - 安谋科技（中国）有限公司
- 2022-09-01 - 2022-11-18 - G06F7/535
- 本申请涉及计算机技术领域，公开了一种数据处理方法、介质、电子设备和程序产品。本申请的数据处理方法包括：获取待进行除法运算的第一被除数与第一除数；确定第一被除数中先导1所处的位置，并将第一除数的先导1的位置设置为与第一被除数的先导1的位置对齐；依次对第一被除数和第一除数执行减法操作、差值与零的比较操作和移位操作，得到第一被除数和第一除数的除法运算结果。上述数据处理方法能够在保证除法运算正确性的同时，有效降低除法运算过程中的循环次数，即减少了循环过程中的减法、移位和比较操作，提高了计算效率。
- 一种基于表结构的复合域除法装置-201811226508.8
- 易海博;聂哲 - 深圳职业技术学院
- 2018-10-22 - 2022-11-11 - G06F7/535
- 本发明公开了一种基于表结构的复合域除法装置，包括输入端口、输出端口、控制器、乘法运算模块、加法运算模块、求逆运算模块和GF((2
- 一种基于心动模型的复合有限域除法装置-201811497932.6
- 易海博;聂哲 - 深圳职业技术学院
- 2018-12-07 - 2022-11-11 - G06F7/535
- 本发明公开了一种基于心动模型的复合有限域除法装置，包括有限域GF(2
- 一种量子除法器的设计方法-202011358674.0
- 袁素真;高胜威;文超;卿显荣;乔治钦;王艳;王玉婵;胡泽锐 - 重庆邮电大学
- 2020-11-27 - 2022-11-08 - G06F7/535
- 本发明涉及一种量子除法器的设计方法，属于量子运算领域。该方法包括以下步骤：S1：利用量子门设计n位量子比较器，实现两个n位二进制数的比较运算；S2：利用量子门设计等位和不等位量子减法器；S3：将步骤S1和S2中的比较器和减法器综合设计得到量子除法器；S4：采用经典计算机与IBM实验室提供的开源量子云模拟器搭建实验平台并进行仿真模拟实现量子除法运算。本发明通过加入辅助量子比特并进行复用，使得量子除法运算得以实现，并提高了量子除法运算的性能，为处理更复杂的量子计算打下了基础。
- 专利分类
