|
|
钻瓜专利网为您找到相关结果 88个，建议您 升级VIP下载更多相关专利
- [实用新型]一种上料推杆-CN202020964278.1有效
-
周如涛
-
南通通富微电子有限公司
-
2020-05-29
-
2021-06-22
-
B65G47/82
- 本申请公开了一种上料推杆，包括安装件和施力件，所述施力件滑动设置于所述安装件上，所述施力件与安装件之间设置有测力装置，所述测力装置至少用于测量所述施力件向所述安装件滑动的受力量，从而使上料推杆推动物料时，可根据每一条物料的情况，测力装置可自动检测推动物料所受到的阻力量，并将测力装置检测到的阻力量的信号传输给上料装置的控制装置，控制装置可自动调整动力装置的动力，从而保证了上料推杆可准确地将物料推至进料轨道的合适位置，有效的解决了推料报警和划伤产品的问题，本实用新型结构简单，设计合理，具有较强的实用性。
- 一种推杆
- [发明专利]扇出型封装方法-CN202011622964.1在审
-
李尚轩;李俊德
-
南通通富微电子有限公司
-
2020-12-30
-
2021-05-18
-
H01L21/50
- 本申请公开了一种扇出型封装方法，包括步骤：提供一芯片，所述芯片上设有多个焊盘，提供一硅基板，将所述芯片布置在所述硅基板上，所述芯片远离所述焊盘的一面粘贴在所述硅基板上；对所述芯片进行扇出型封装。根据本申请实施例提供的技术方案，通过提供硅基板作为承载板，取代现有的金属或者玻璃承载结构，能够强化晶圆结构进而降低晶圆翘曲避免因翘曲多大导致机台故障和晶圆破片等风险；并且该硅基板作为最终产品的一部分，对芯片提供硅基板的刚性支撑，可以增加芯片的可靠性，进而延长终端客户使用的寿命，能够广泛应用到风险较高的产品设计中，极大提高了封装产品的品质和生产效率。
- 扇出型封装方法
- [发明专利]扇出型封装结构及封装方法-CN202011626286.6在审
-
李尚轩
-
南通通富微电子有限公司
-
2020-12-30
-
2021-05-18
-
H01L23/482
- 本申请公开了一种扇出型封装结构及封装方法，包括芯片，芯片上设置多个焊盘，第一介电层设置在芯片设有焊盘的面上，第一介电层上设有第一通孔；第二介电层设置在第一介电层上，第二介电层上设有第二通孔；重布线金属层，设置在第二介电层上且填充第一通孔和第二通孔。根据本申请实施例提供的技术方案，第一介电层设置的第一通孔可匹配芯片上较小的输入输出引脚，第二介电层设置的第二通孔可增加电流专用通量，进一步达到优化产品性能的目的，两层介电层可以消除该封装工艺中的高度限制进而达到产品的需求，同时，较高的介电层高度能够有效的保护芯片正面，避免在测试阶段时芯片接收的正面应力，使得在封装过程中实现产品的快速导入。
- 扇出型封装结构方法
- [发明专利]封装结构的形成方法-CN201910681475.4有效
-
陶玉娟
-
南通通富微电子有限公司
-
2019-07-26
-
2021-04-13
-
H01L21/56
- 一种封装结构的形成方法，在将若干半导体芯片的功能面粘合在载板上后，形成包覆所述半导体芯片的非功能面和侧壁表面的第一屏蔽层，且所述第一屏蔽层的表面呈椭球状；在所述第一屏蔽层上形成第二屏蔽层；在所述第二屏蔽层上以及半导体芯片之间的载板上形成塑封层；剥离所述载板，形成预封面板，所述预封面板背面露出半导体芯片的功能面；在所述预封面板的背面形成与焊盘连接的外部接触结构。形成的具有椭球状表面的第一屏蔽层不仅第一屏蔽层本身能均匀和完整的覆盖所述半导体芯片的非功能面和侧壁表面，并且在第一屏蔽层的椭球状表面形成第二屏蔽层时，第二屏蔽层不会出现厚度不均匀以及边缘覆盖不好的问题，从而使得第一屏蔽层和形成的第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果。
- 封装结构形成方法
- [发明专利]封装结构的形成方法-CN201910681481.X有效
-
陶玉娟
-
南通通富微电子有限公司
-
2019-07-26
-
2021-04-13
-
H01L21/56
- 一种封装结构的形成方法，在将若干半导体芯片的功能面粘合在载板上后，形成包覆所述半导体芯片的非功能面和侧壁表面的第一屏蔽层；在所述第一屏蔽层上形成第二屏蔽层；在所述第二屏蔽层上以及半导体芯片之间的载板上形成塑封层；剥离所述载板，形成预封面板，所述预封面板背面露出半导体芯片的功能面；在所述预封面板的背面形成与焊盘连接的外部接触结构。通过在第一屏蔽层上形成第二屏蔽层，所述第二屏蔽层能覆盖所述第一屏蔽层中厚度不均匀以及边缘覆盖不好的地方，从而使得第一屏蔽层和第二屏蔽层两者构成的整体屏蔽层是完整的，提高了屏蔽的效果。
- 封装结构形成方法
- [实用新型]一种蚀刻机料盒自动转移机构-CN202021112423.X有效
-
戴鹏飞
-
南通通富微电子有限公司
-
2020-06-16
-
2021-03-09
-
B65G47/90
- 本申请公开了一种蚀刻机料盒自动转移机构，包括取盒单元、传送单元和放盒单元，所述取盒单元设置于靠近蚀刻机上料端的区域，被配置为从蚀刻机的上料端拾取空料盒，并将拾取的空料盒放至所述传送单元；所述传送单元被配置为传送来自所述取盒单元的空料盒至所述放盒单元；所述放盒单元设置于靠近蚀刻机下料端的区域，被配置为将所述传送单元传送过来的空料盒拾取至蚀刻机的下料端。本申请的蚀刻机料盒自动转移机构能够对上完物料后的空料盒进行自动转运，可以避免人为出错，有利于降低劳动强度，使得料盒转运效率提高、成本降低，提高了蚀刻线的自动化。
- 一种蚀刻机料盒自动转移机构
- [发明专利]一种半导体芯片封装阵列-CN201810608530.2有效
-
石磊
-
南通通富微电子有限公司
-
2018-06-13
-
2020-12-25
-
H01L23/495
- 本申请公开了一种半导体芯片封装阵列，包括：引线框架，引线框架包括：多个矩阵排列的承载单元、自引线框架的第一表面向第二表面延伸的第一凹槽、自第二表面向第一表面延伸的第二凹槽、自第二表面向第一表面延伸的第三凹槽，其中，第一凹槽与第二凹槽相通以形成通孔，第三凹槽连接相邻的承载单元；芯片，芯片设置在承载单元上，且与承载单元电性连接；塑封层，塑封料将芯片和至少部分承载单元包裹，第一凹槽被塑封料填充，以构成塑封层；电镀层，电镀层设置在引线框架的第二表面，且延伸入第三凹槽、或第三凹槽和第二凹槽。通过上述方式，本申请能够增加半导体封装阵列的引脚供焊锡攀爬的面积。
- 一种半导体芯片封装阵列
- [发明专利]一种半导体芯片封装器件-CN201810609499.4有效
-
石磊
-
南通通富微电子有限公司
-
2018-06-13
-
2020-12-25
-
H01L23/495
- 本申请公开了一种半导体芯片封装器件，包括：引线框架，包括自所述引线框架的第一表面向第二表面延伸的第一凹槽、自所述第二表面向第一表面延伸的第二凹槽、自所述第二表面向第一表面延伸的第三凹槽，其中，所述第一凹槽与所述第二凹槽相通以形成通孔，所述第三凹槽位于所述引线框架的边缘；芯片，电性连接所述引线框架；塑封层，塑封料将所述引线框架的全部或部分所述第一侧面、以及所述芯片包裹，所述第一凹槽被所述塑封料填充，以构成所述塑封层；电镀层，所述电镀层设置在所述引线框架的第二表面，且延伸入所述第三凹槽、或所述第三凹槽和所述第二凹槽。通过上述方式，本申请能够增加半导体封装器件的引脚供焊锡攀爬的面积。
- 一种半导体芯片封装器件
- [发明专利]一种半导体芯片封装方法-CN201810608523.2有效
-
石磊
-
南通通富微电子有限公司
-
2018-06-13
-
2020-12-25
-
H01L21/48
- 本申请公开了一种半导体芯片封装方法，该方法包括：提供一具有第一表面及第二表面的金属板；在金属板的第一表面形成第一凹槽，以定义出多个矩阵排列的承载单元；将芯片电性连接于所述承载单元；用塑封料对所述承载单元进行塑封以形成塑封层，所述第一凹槽被所述塑封料填充；在所述金属板的第二表面形成第二凹槽和第三凹槽，所述第二凹槽与第一凹槽相通以形成通孔，所述第三凹槽连接相邻的承载单元；在所述金属板的第二表面形成电镀层，所述电镀层延伸入所述第三凹槽、或所述第二凹槽和所述第三凹槽内；分离所述塑封层以形成独立的半导体芯片封装器件。通过上述方式，本申请能够增加半导体封装器件的引脚供焊锡攀爬的面积。
- 一种半导体芯片封装方法
- [发明专利]一种半导体封装器件-CN202010739090.1在审
-
陶玉娟;姜艳
-
南通通富微电子有限公司
-
2020-07-28
-
2020-10-30
-
H01L25/16
- 本申请公开了一种半导体封装器件，属于半导体技术领域。本申请公开的半导体器件中第一封装元件的电连接结构与主芯片的焊盘电连接，且具有从第一封装元件的上下表面露出的部分，进而通过焊料将该外露的部分与其他第一封装元件以及封装基板电连接，以使多个主芯片与封装基板之间相互电连接。其中，第一封装元件在堆叠时以层叠的方式并未交错，因此节约了横向空间，减小了整体的体积，主芯片上并未打孔提高了主芯片的良品率和可靠性，相互层叠的第一封装元件通过焊料互连并与封装基板连接，使封装器件内部的连接更牢固，可靠性更高。
- 一种半导体封装器件
- [发明专利]一种半导体封装体和芯片封装体-CN202010739102.0在审
-
戴颖;李骏
-
南通通富微电子有限公司
-
2020-07-28
-
2020-10-30
-
H01L25/16
- 本申请公开了一种半导体封装体和芯片封装体，该半导体封装体包括：可去除的载板、多个芯片、多个第一导电柱、第一塑封层和第一导电层，间隔设置的多个芯片位于载板的一侧表面，且芯片的非功能面与载板贴合；多个第一导电柱分别位于相邻芯片之间的间隔区域内；第一塑封层，覆盖所有芯片的侧面和功能面，每个芯片的功能面上的焊盘、以及多个第一导电柱远离载板一侧表面从第一塑封层中露出；第一导电层，覆盖第一塑封层远离功能面一侧，且与焊盘和多个第一导电柱电连接；当去除载板，对相邻芯片之间进行切割后，第一导电柱具有从侧面露出的表面。通过上述方式，本申请能够将芯片功能面上的焊盘从芯片的侧面引出，且保持半导体封装体的结构强度。
- 一种半导体封装芯片
- [发明专利]一种芯片互连方法-CN202010739157.1在审
-
李骏;戴颖
-
南通通富微电子有限公司
-
2020-07-28
-
2020-10-30
-
H01L21/768
- 本申请公开了一种芯片互连方法，该方法包括：将多个第一封装元件层叠设置在基板上，第一封装元件包括至少一个主芯片和电连接结构，电连接结构与主芯片的功能面上的焊盘电连接且具有从第一封装元件的侧面露出的表面；在层叠设置的多个第一封装元件的侧面设置条形的电连接件，以使得多个第一封装元件通过电连接件与基板电连接；其中，电连接件面向多个第一封装元件的第一表面与电连接结构从第一封装元件的侧面露出的表面电连接，电连接件与基板接触的一侧与基板电连接。通过上述方式，本申请能够减小主芯片堆叠后所占用的空间并提高主芯片与基板连接的可靠性。
- 一种芯片互连方法
- [发明专利]一种半导体封装体和芯片封装体-CN202010739176.4在审
-
戴颖;姜艳
-
南通通富微电子有限公司
-
2020-07-28
-
2020-10-30
-
H01L25/16
- 本申请公开了一种半导体封装体和芯片封装体，该半导体封装体包括：可去除的载板、多个芯片、第一塑封层和电连接结构；间隔设置的多个芯片位于载板的一侧表面，且芯片的非功能面与载板贴合；第一塑封层覆盖所有芯片的侧面和功能面，每个芯片的功能面上的焊盘从第一塑封层中露出，且第一塑封层对应相邻芯片之间的区域设置有凹槽；电连接结构包括第一导电层，覆盖第一塑封层远离功能面一侧以及凹槽的内壁，且第一导电层与焊盘电连接；当去除载板，沿凹槽进行切割后，电连接结构具有从侧面露出的表面。通过上述方式，本申请能够将芯片功能面上的焊盘从芯片的侧面引出，且保持半导体封装体的结构强度。
- 一种半导体封装芯片
|
