“包自意”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果11个，建议您升级VIP下载更多相关专利

[发明专利]一种数据恢复电路及具备数据恢复功能的装置-CN201610664739.1有效
发明人：陈志强;侯开华;陈乃霞;包自意 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-08-12 - 公布日： 2021-07-13 - 主分类号： G11C16/22 文献下载
摘要：一种数据恢复电路及具备数据恢复功能的装置，数据恢复电路，包括：数据存储电路和恢复逻辑电路，所述数据存储电路与所述恢复逻辑电路相连接；所述数据存储电路适于存储在所述恢复逻辑电路断电时的数据；所述恢复逻辑电路适于在断电后再次上电时获取所述数据存储电路存储的数据；其中，所述数据存储电路和恢复逻辑电路彼此独立供电。所述电路及装置的功耗更低。
一种数据恢复电路具备功能装置

[发明专利]D触发器及其控制方法-CN201610650436.4在审
发明人：侯开华;陈志强;包自意;郭响妮;陈晔桢 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2016-08-08 - 公布日： 2018-02-16 - 主分类号： H03K3/012 文献下载
摘要：本发明的D触发器及其控制方法，包括第一传输电路，包括串联的第一晶体管和第二晶体管，第一晶体管栅极连接时钟信号，源极连接D触发器的输入信号，漏极连接第二晶体管的源极，第二晶体管栅极连接反相时钟信号，漏极连接第一节点；第二传输电路，包括串联的第三晶体管和第四晶体管，第三晶体管栅极连接时钟信号，源极连接反相输入信号，漏极连接第四晶体管的源极，第四晶体管栅极连接反相时钟信号，漏极连接第二节点；差分电路，连接于第一节点和第二节点之间，当第二节点的电位低于高电平时，差分电路将第二节点的电位拉高为高电平，并将第二节点的信号输出，弥补D触发器信号传输过程中由于晶体管的阈值电压损失，保证信号传输的准确性。
触发器及其控制方法

[实用新型]半导体检测结构-CN201520372036.2有效
发明人： 包自意 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2015-06-02 - 公布日： 2015-09-16 - 主分类号： H01L21/66 文献下载
摘要：本实用新型提供一种半导体检测结构，包括：第一子结构及第二子结构；第一子结构包括第一NMOS晶体管、第一PMOS晶体管及第一多晶硅互连层；第一多晶硅互连层沿第一栅极多晶硅层长度方向连接第一NMOS晶体管及第一PMOS晶体管的源极；第二子结构包括第二NMOS晶体管、第二PMOS晶体管及第二多晶硅互连层；第二多晶硅互连层跨过第二栅极多晶硅层连接第二NMOS晶体管及第二PMOS晶体管的源极。所述半导体检测结构可以评估多晶硅互连层与栅极多晶硅层重叠区域所导致的寄生电容及寄生电阻的变化对电路带来的性能方面的影响。
半导体检测结构

[发明专利]MOS器件的SPICE测试结构-CN201010508099.8有效
发明人： 包自意;李莲 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2010-10-15 - 公布日： 2012-05-09 - 主分类号： G01R31/26 文献下载
摘要：本发明公开了一种MOS器件的SPICE测试结构，该结构包括多个依次排列的MOS器件以及多个引脚，所有MOS器件的衬底相连；排列位置为奇数的MOS器件的栅极相连；排列位置为偶数的MOS器件的栅极相连；前一MOS器件的源极或漏极与后一相邻MOS器件的漏极或源极对应共用，形成多个共用脚；所述排列位置为奇数的MOS器件的栅极、排列位置为偶数的MOS器件的栅极、所述多个共用脚、排列位置为首位的MOS器件的漏极或源极、排列位置为末位的MOS器件的源极或漏极分别连接一个引脚。从而可在有限的面积下放置更多的MOS器件，避免了相邻MOS器件在进行漏电流测试时相互影响，提高了漏电流的测试精度。
mos 器件 spice 测试结构

[发明专利]一种螺旋形电感的设计方法-CN201010124480.4无效
发明人： 包自意;李莲 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2010-03-11 - 公布日： 2011-09-21 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种螺旋形电感的设计方法，该方法包括：设定螺旋形电感的起始半径、电感圈数n，线宽w和线隙s；设定所述螺旋形电感的角度变化量Δα和半径变化量Δr中的任一个；选择绘制所述螺旋形电感的圆心的位置，依据所述起始半径、角度变化量和半径变化量计算绘制所述螺旋形电感需要的坐标点的坐标；将所述每一坐标点依次连接，获得螺旋形电感。使用该方法设计的螺旋形电感能够进一步降低螺旋形线圈之间的寄生电容，提高了螺旋形电感的品质因数。另外，该方法绘制的螺旋形电感缩短了技术人员的绘制周期。
一种螺旋形电感设计方法

[发明专利]改善电容匹配的集成电路布局及布局方法-CN201010022572.1无效
发明人： 包自意;王伟 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2010-01-08 - 公布日： 2011-07-13 - 主分类号： H01L21/02 文献下载
摘要：本发明提供了一种改善电容匹配的集成电路布局及布局方法，该方法包括步骤：提供半导体基底，其包括两个结构相同的电容组，所述电容组包括沿条带状依次排列的两个焊垫和一个电容，所述电容组沿所述条带状排列方向对称设置；通过引线分别连接每一个电容组内电容的两极与两个焊垫，所述引线和电容组构成电容单元，所述两个电容单元沿所述条带状排列方向对称设置。本发明提高了对称排列的电容的匹配程度。
改善电容匹配集成电路布局方法

[发明专利]MOS晶体管及制备其的方法-CN200910057969.1有效
发明人： 包自意;钱蔚宏 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2009-09-28 - 公布日： 2011-04-27 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种MOS晶体管及制备其的方法，所述MOS晶体管包括栅极，所述栅极包括若干间隙排列的栅极条，所述若干栅极条的同一侧的端部电连接，每个栅极条的两侧的端部均通过接触孔与第一层金属互连线电连接。本发明的MOS晶体管及其制备方法能有效减小栅极条的栅极条电阻和接触电阻，从而减小栅极电阻，增大最高振荡频率。
mos 晶体管制备方法

[发明专利]提高射频电路的最高振荡频率的方法-CN200910047439.9无效
发明人： 包自意;钱蔚宏 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2009-03-12 - 公布日： 2010-09-15 - 主分类号： H01L21/60 文献下载
摘要：本发明中公开了一种提高射频电路的最高振荡频率的方法，该方法包括：在半导体材料上分别形成射频电路的栅极、源极和漏极；将所述源极和/或漏极与第一金属层连接，将所述栅极与所述第二金属层之上的金属层连接，以减小射频电路中的寄生电容，从而提高射频电路的最高振荡频率fmax。通过使用上述方法，可有效地提高射频电路的最高振荡频率fmax，改善半导体元器件的电学性能。
提高射频电路最高振荡频率方法

[发明专利]电感器以及提高电感器的品质因子的方法-CN200910046711.1无效
发明人：何丹;程仁豪;包自意 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2009-02-26 - 公布日： 2010-09-01 - 主分类号： H01F27/33 文献下载
摘要：本发明中公开了一种电感器，该电感器包括：半导体衬底、至少一层金属层、电感线圈和用于隔绝基底噪声的保护环；所述电感线圈，设置于所述电感器的顶层的金属层中；所述保护环的侧壁的底部设置于所述半导体衬底之上，所述保护环的侧壁的顶部通过通孔与所述电感器的第一金属层连接，且所述保护环的侧壁环绕于所述电感线圈在所述半导体衬底上的垂直投影的四周。本发明中还公开一种提高电感器的品质因子的方法。通过使用上述的电感器和提高电感器的品质因子的方法，可有效地提高电感器的品质因子，改善半导体元器件的电学性能。
电感器以及提高品质因子方法

[实用新型]电容器-CN200820155120.9有效
发明人：黄威森;钱蔚宏;程仁豪;包自意 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2008-11-10 - 公布日： 2009-09-16 - 主分类号： H01L29/92 文献下载
摘要：一种电容器，包括第一电极和第二电极，所述第一电极包括E形结构和连接所述E形结构的中横线的直线结构，所述直线结构与所述E形结构的中横线构成T形；所述第二电极与第一电极的E形结构相互交错，并包围所述第一电极的E形结构。上述电容器可以构成阵列型电容器或堆叠型电容器。应用所述电容器、阵列型电容器或堆叠型电容器可以获得较大的电容量和节省布局面积。
电容器

[发明专利]基于集成电路制程性能变化建立模型的方法-CN200610116857.5有效
发明人：陈良成;刘鉴常;包自意;余泳 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2006-09-30 - 公布日： 2008-04-02 - 主分类号： G06F17/50 文献下载
摘要：本发明公开了一种基于集成电路制程性能变化建立器件模型的方法。首先测量晶圆上所有晶体管的性能数据，对性能数据进行分布统计得到离散最大的一些点所在的晶粒。然后测量所选晶粒中所有晶体管I－V特性得到测量I－V曲线，从测量I－V曲线中抽取模型参数。接下来以此模型参数结合晶体管基础参数输入仿真软件中建模仿真得到仿真I－V曲线，调试模型参数以使得仿真I－V曲线与测量I－V曲线的误差在规定范围内，最后以满足误差要求的模型作为性能分析的模型。本发明建模方法所得模型能够更精确地反映晶圆上器件性能偏离预计值或中间值的范围，从而给设计人员预估生产工艺波动和器件尺寸偏差带来帮助。
基于集成电路性能变化建立模型方法

1
共 11 条