“刘钧锴”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果45个，建议您升级VIP下载更多相关专利

[发明专利]位图数据处理方法、随机存储器、电子设备和存储介质-CN202311167727.4在审
发明人： 刘钧锴;王彦伟;李仁刚 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-09-12 - 公布日： 2023-10-20 - 主分类号： G06F9/30 文献下载
摘要：本发明实施例提供了一种位图数据处理方法、随机存储器、电子设备和存储介质，涉及计算机系统及存储技术领域，包括：响应于接收到初始数据包序列号，将所述初始数据包序列号转换为随机存储器数据；依据所述随机存储器数据，生成位图数据；基于所述随机存储器数据，确定有效位个数；响应接收到重传数据包，基于所述重传数据包的数据包序列号，确定目标数据包序列号；依据所述目标数据包序列号和所述有效位个数，更新所述位图数据。通过本发明实施例可以增加位图数据的容量，提高刷新位图数据效率，降低芯片内部寄存器资源的使用量。
位图数据处理方法随机存储器电子设备存储介质

[发明专利]硬件计算模块、设备、方法、电子设备及存储介质-CN202310914809.4有效
发明人：王彦伟;李仁刚;阚宏伟;樊嘉恒;黄宬;刘钧锴 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-07-25 - 公布日： 2023-10-03 - 主分类号： G06F15/173 文献下载
摘要：本发明提供一种硬件计算模块、设备、方法、电子设备及存储介质，涉及数据处理技术领域，该硬件计算模块包括远程直接内存访问网卡和内核单元，其中：所述远程直接内存访问网卡，用于获取远端服务器发送的待处理数据，并将所述待处理数据发送至第一内存中进行存储，其中，所述第一内存为所述硬件计算模块中的内存，所述待处理数据是根据主机服务器的当前计算任务确定的；所述内核单元，用于对所述第一内存中的所述待处理数据进行数据计算处理，并将数据计算处理结果发送至所述第一内存中进行存储，以供所述主机服务器从所述第一内存中获取所述数据计算处理结果。本发明减少了输入数据的导入路径，提高了数据处理效率。
硬件计算模块设备方法电子设备存储介质

[发明专利]直接内存访问描述符处理方法、系统、装置、设备及介质-CN202310884534.4在审
发明人： 刘钧锴;王彦伟;李仁刚 -专利权人：浪潮（北京）电子信息产业有限公司
申请日： 2023-07-19 - 公布日： 2023-08-18 - 主分类号： G06F13/28 文献下载
摘要：本发明公开了一种直接内存访问描述符处理方法、系统、装置、设备及介质，涉及现场可编程与门阵列技术领域，获取目标加速功能单元传输的待处理的第一直接内存访问描述符；获取已有的第二直接内存访问描述符；若能合并第一直接内存访问描述符与第二直接内存访问描述符，则将第一直接内存访问描述符合并至第二直接内存访问描述符；若不结束合并操作，则返回执行获取目标加速功能单元传输的待处理的第一直接内存访问描述符及之后的步骤；若结束合并操作，则传输第二直接内存访问描述符至外围器件快速互连IP核进行处理。本发明可以使得现场可编程与门阵列一次性对多个直接内存访问描述符进行处理，提高了计算能力。
直接内存访问描述处理方法系统装置设备介质

[发明专利]数据传输系统、方法、装置、通信设备及存储介质-CN202310488688.1有效
发明人： 刘钧锴;王彦伟;阚宏伟 -专利权人：苏州浪潮智能科技有限公司
申请日： 2023-05-04 - 公布日： 2023-08-15 - 主分类号： G06F15/173 文献下载
摘要：本申请实施例提供了一种数据传输系统、方法、装置、通信设备及存储介质，应用于通信技术领域，包括：主机通道适配器模块，第一目标通道适配器模块以及第二目标通道适配器模块；主机通道适配器模块通信连接有第一目标通道适配器模块和第二目标通道适配器模块；第一目标通道适配器模块和第二目标通道适配器模块通信连接；主机通道适配器模块用于向第一目标通道适配器模块发送远程直接数据存取操作数据包，根据远程直接数据存取操作数据包远程控制第一目标通道适配器模块向第二目标通道适配器模块进行数据传输。本申请实施例通过主机通道适配器模块远程控制目标通道适配器模块之间的数据传输，实现不增加设备同时使目标通道适配器之间直接传输数据。
数据传输系统方法装置通信设备存储介质

[发明专利]一种RDMA网络的数据重传方法、装置及FPGA-CN202011147327.3有效
发明人：张翔宇;刘钧锴;阚宏伟;王江为;韩海跃;赵坤 -专利权人：浪潮（北京）电子信息产业有限公司
申请日： 2020-10-23 - 公布日： 2023-07-14 - 主分类号： H04L67/1097 文献下载
摘要：本发明公开了一种RDMA网络的数据重传方法、装置、FPGA及计算机可读存储介质，该方法包括：根据获取的数据传输命令，配置第一命令队列和第二命令队列；利用重传响应线程，在检测到目标重传命令时，生成重读中断；利用读响应线程传输当前命令对应的数据时，若检测到重读中断，则暂停发送当前命令对应的数据，并发送目标重传命令对应的数据；在目标重传命令对应的数据发送完成后，恢复发送当前命令对应的数据；本发明利用第一命令队列和第二命令队列的双命令队列设置，使RDMA响应端能够优先处理因以太网丢包造成的重传命令，从而保证了每个命令的实时响应性能，减少了丢失数据的重传耗时，降低了系统延时。
一种 rdma 网络数据方法装置 fpga

[发明专利]一种基于FPGA的数据流字段处理方法及装置-CN202010132645.6有效
发明人：王媛丽;刘钧锴;郝锐 -专利权人：苏州浪潮智能科技有限公司
申请日： 2020-02-29 - 公布日： 2022-11-25 - 主分类号： G06F9/38 文献下载
摘要：本发明公开一种基于FPGA的数据流字段处理方法及装置，获得数据流中携带有字段相关信息的数据特征值；提取数据流中的字段数据；根据所获得数据特征值判断所提取字段数据的字段类型；基于所判断字段类型对字段数据进行解析。本发明以FPGA平台为基础，通过数据特征值对数据流中的数据字段定位与提取处理，整体实现以流水并行方式处理，增加了吞吐量同时也降低了处理延时，且复用性高，针对不同的数据总线位宽、字段长度等可灵活变动，使得在需求低延时和高实时性的应用中得到更高的效率。
一种基于 fpga 数据流字段处理方法装置

[发明专利]一种基于FPGA的图计算数据预处理方法、装置、设备和介质-CN201911379376.7有效
发明人： 刘钧锴;梅国强;郝锐;葛海亮 -专利权人：苏州浪潮智能科技有限公司
申请日： 2019-12-27 - 公布日： 2022-08-19 - 主分类号： G06F30/20 文献下载
摘要：本发明公开了一种基于FPGA的图计算数据预处理方法、装置、设备及介质，方法包括：将内存地址划分出若干具有不同地址范围的基地址，将基地址写入FPGA中的第一FIFO中；响应于原始边数据输入，判断是否需要新的基地址存储原始边数据；当判断需要，从第一FIFO中取出一个新的基地址并存入到与目的节点范围相对应的第二FIFO中；将原始边数据存入新的基地址中，并对每个目的节点范围内的原始边数据进行标数；当源节点范围相同的数据已经全部输入，将源节点范围的相关信息写入第三FIFO中；当判断第三FIFO不为空，根据目的节点的范围顺序依次从SDRAM中读取原始边数据并输出，并将所使用的基地址存入第一FIFO中。本发明处理速度快，可以根据需要进行灵活配置。
一种基于 fpga 计算数据预处理方法装置设备介质

[发明专利]一种数据传输方法、系统、装置及存储介质-CN202210466741.3在审
发明人：阚宏伟;刘钧锴;王彦伟;张翔宇 -专利权人：广东浪潮智慧计算技术有限公司
申请日： 2022-04-29 - 公布日： 2022-07-29 - 主分类号： H04L67/141 文献下载
摘要：本申请公开了一种数据传输方法、系统、装置及存储介质，应用于通信技术领域，该数据传输方法应用于请求端中时，包括：请求端QP装置向应答端应答器发送命令数据包；请求端应答器接收应答端QP装置发送的针对命令数据包的读请求数据包；请求端应答器解析读请求数据包，确定出待传输数据，并将确定出的待传输数据发送至应答端QP装置；请求端QP装置接收应答端应答器发送的，表示命令数据包执行完毕的命令响应数据包。应用本申请的方案，不需要建立连接过程便可以进行数据传输，因此可以大幅降低数据传输的总体延迟时间，也减少了对网卡硬件资源的需求。
一种数据传输方法系统装置存储介质

[发明专利]一种CNN加速器配置方法、系统及装置-CN202010752614.0有效
发明人：葛海亮;李仁刚;阚宏伟;刘钧锴;王江为 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2020-07-30 - 公布日： 2022-07-08 - 主分类号： G06N3/04 文献下载
摘要：本申请公开了一种CNN加速器配置方法，包括：获取当前系统模式的数据需求范围；获取当前种子数据流对应的CNN加速器的数据状态；判断当前数据状态是否满足当前数据需求范围；若否，更换当前种子数据流，以对所述CNN加速器中的PE部分进行动态配置，直至当前数据状态满足当前数据需求范围。本申请中的配置方法使CNN加速器的PE部分根据不同的种子数据流进行动态配置，以不同的系统模式的功能需求，CNN加速器性能可动态调节，兼容性强，具有更广泛的应用市场。相应的，本申请还公开了一种具有相同有益效果的CNN加速器配置系统及装置。
一种 cnn 加速器配置方法系统装置

[发明专利]一种多动态核的加载方法、装置和计算机可读存储介质-CN202010606000.1有效
发明人：葛海亮;阚宏伟;刘钧锴 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2020-06-29 - 公布日： 2022-06-17 - 主分类号： G06F9/445 文献下载
摘要：本发明实施例公开了一种多动态核的加载方法、装置和介质，当检测到动态核加载启动时，从预设的存储空间中读取重配置数据流；依据重配置数据流中携带的原始数据流，加载动态核。当重配置数据流中携带的读取地址不是结束地址时，依据重配置数据流中携带的读取地址从存储空间中读取下一条重配置数据流，并返回依据重配置数据流中携带的原始数据流，加载原始数据流所对应的动态核的步骤。通过从存储空间中读取重配置数据流，可以减少软件层面的加载操作命令。并且在每条重配置数据流中加入了下一条数据流的读取地址，FPGA依赖于读取地址可以实现动态核的自动加载，无需在每次加载动态核时通过软件层面触发FPGA，提升了动态核加载的效率。
一种动态加载方法装置计算机可读存储介质

[发明专利]一种网络传输测试方法、装置、设备及可读存储介质-CN202011112732.1有效
发明人： 刘钧锴;李仁刚;阚宏伟;张翔宇;韩海跃;赵坤 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2020-10-16 - 公布日： 2022-05-10 - 主分类号： H04L43/50 文献下载
摘要：本发明公开了一种网络传输测试方法，该方法包括以下步骤：接收输入的各数据包，并对各数据包进行存储操作；其中，各数据包为分设于FPGA模拟设备两端的网络设备进行双向网络传输的数据包；从预置的输入策略表中查找各数据包中的待丢弃数据包和待输出数据包；对各待丢弃数据包进行丢弃操作，并对各待输出数据包进行输出操作，以对各网络设备进行双向网络传输测试。应用本发明所提供的网络传输测试方法，实现了对各网络设备进行双向网络传输测试，保证了测试情况与真实网络的一致性，提升了测试效果。本发明还公开了一种网络传输测试装置、设备及存储介质，具有相应技术效果。
一种网络传输测试方法装置设备可读存储介质

[发明专利]一种网络流量控制的方法、装置、计算机设备和存储介质-CN202210068949.X在审
发明人：张翔宇;刘钧锴;阚宏伟;王江为;郝锐 -专利权人：苏州浪潮智能科技有限公司
申请日： 2022-01-21 - 公布日： 2022-04-26 - 主分类号： H04L47/263 文献下载
摘要：本申请涉及一种网络流量控制的方法、装置、计算机设备和存储介质。所述网络流量控制的方法包括：采集来自于网络发送端的发送数据包参数和来自于网络接收端的响应数据包参数；通过当前时刻的所述发送数据包参数和所述响应数据包参数，分别获得当前时刻的第一飞行包参数和动态带宽延时积，其中，所述第一飞行包参数包括第一飞行包数量；根据所述动态带宽延时积和单个数据包的数据量，确定第二飞行包参数，其中，第二飞行包参数包括第二飞行包数量；对比所述第一飞行包数量和所述第二飞行包数量，若所述第一飞行包数量大于或等于所述第二飞行包数量，发出流量控制指令，进行网络流量控制。采用本方法能够主动对网络流量进行控制，降低网络丢包率。
一种网络流量控制方法装置计算机设备存储介质

[发明专利]一种数据加速计算方法及相关装置-CN202111615918.3有效
发明人：阚宏伟;刘钧锴;王彦伟;樊嘉恒;李仁刚 -专利权人：苏州浪潮智能科技有限公司
申请日： 2021-12-28 - 公布日： 2022-04-22 - 主分类号： G06F9/50 文献下载
摘要：本申请公开了一种数据加速计算方法，包括：加速设备从主机存储器中获取计算加速管控信息；其中，计算加速管控信息包括输入参数地址信息和计算配置信息；基于输入参数地址信息从主机存储器中获取待计算参数；基于计算配置信息控制计算单元对待计算参数执行计算操作，得到计算结果。通过加速设备从主机存储器中主动获取到该加速管控信息，然后基于该加速管控信息加速设备主动获取到对应的加速需要的数据，并自动执行加速计算操作，而不是主机端不断向加速设备主动发送数据进行计算加速，提高了主机端的效率，降低了对于主机端的性能压力。本申请还公开了一种数据加速计算装置、加速设备、服务器以及计算机可读存储介质，具有以上有益效果。
一种数据加速计算方法相关装置

[发明专利]一种基于FPGA的大规模定时方法及装置-CN202111430541.4在审
发明人： 刘钧锴;阚宏伟;郝锐;王江为;张翔宇 -专利权人：苏州浪潮智能科技有限公司
申请日： 2021-11-29 - 公布日： 2022-04-05 - 主分类号： G05B19/042 文献下载
摘要：本发明提出了一种基于FPGA的大规模定时方法及装置，其中，方法包括：确定RAM的有效地址范围；循环读取有效地址范围内的RAM地址，并通过统计对应的RAM地址被读取的次数进行定时计数。本发明创新地提出了利用循环读取RAM地址进行定时计数，本发明的定时方法及装置在能够保证各定时器计时精确、相互独立和对上游快速响应的前提下，节省大量的FPGA逻辑资源并降低了整体功耗。
一种基于 fpga 大规模定时方法装置

[发明专利]一种FPGA的输出功耗配置电路、系统及FPGA-CN201910893925.6有效
发明人：葛海亮;刘钧锴 -专利权人：浪潮（北京）电子信息产业有限公司
申请日： 2019-09-20 - 公布日： 2022-03-22 - 主分类号： G06F30/32 文献下载
摘要：本发明公开了一种FPGA的输出功耗配置电路，包括：翻转控制电路和n个D触发器组；翻转控制电路的用于根据上位机的控制，向每个D触发器输出对应的控制信号，使每个D触发器组中的全部D触发器共同进行数值的0/1翻转或不变；本发明通过翻转控制电路和n个D触发器组的设置，使板卡一次烧录FPGA工程后，上位机可以利用翻转控制电路控制对应的D触发器组中的D触发器进行高速0/1翻转或数值保持不变，从而实现板卡的输出功耗的可配置和精细化控制，满足系统老化与功耗梯度扫描等相关测试的需求。此外，本发明还公开了一种FPGA的输出功耗配置系统及FPGA，同样具有上述有益效果。
一种 fpga 输出功耗配置电路系统

1
2
3
下一页»
尾页
共 45 条