“刘钧锴”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果45个，建议您升级VIP下载更多相关专利

[发明专利]一种FPGA系统时钟频率设定系统-CN202010614690.5有效
发明人：葛海亮;李仁刚;阚宏伟;刘钧锴 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2020-06-30 - 公布日： 2022-03-22 - 主分类号： G06F1/08 文献下载
摘要：本申请公开了一种FPGA系统时钟频率设定系统，包括：时钟资源管理器、时钟频率判定模块和负反馈配置模块；时钟资源管理器，用于根据时钟频率配置寄存器中的数值输出相应时钟频率的时钟信号；时钟频率判定模块，用于获取反馈信号，根据反馈信号输出相应的调整信号至负反馈配置模块；负反馈配置模块，用于根据调整信号，向时钟资源管理器输出与调整信号对应的时钟频率配置寄存器中的数值。本申请时钟频率判定模块根据反馈信号判断是否需要调整时钟频率，输出相应的调整信号至负反馈配置模块，由负反馈配置模块获取相应的时钟频率配置寄存器中的数值，并发送至时钟资源管理器，改变输出的时钟频率，使时钟频率能够根据实际应用需求进行动态调整。
一种 fpga 系统时钟频率设定

[发明专利]一种数据处理方法、装置及介质-CN202111425760.3在审
发明人： 刘钧锴;阚宏伟;王彦伟;张翔宇;韩海跃 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2021-11-26 - 公布日： 2022-03-04 - 主分类号： G06F9/50 文献下载
摘要：本申请公开了一种数据处理方法、装置及介质，包括：第一目标FPGA加速卡获取与自身连接的目标主机发送的计算开始命令，对待处理数据进行计算，得到中间结果数据，根据自身的配置信息将中间结果数据、下一步计算类型信息发送至下一个FPGA加速卡，下一个FPGA加速卡对中间结果数据进行计算，得到新中间结果数据，将新中间结果数据以及下一步计算类型信息发送至下一个FPGA加速卡，直到最后一个参与计算的第二目标FPGA加速卡计算完成，得到最终结果数据；通过第二目标FPGA加速卡将最终结果数据返回至目标主机，以完成针对待处理数据的分布式计算。能够降低多块FPGA加速卡进行分布式计算时的计算延迟，从而提升计算效率。
一种数据处理方法装置介质

[发明专利]一种FPGA异构加速卡集群中的资源调度方法、设备及介质-CN201910864468.8有效
发明人：葛海亮;刘钧锴 -专利权人：苏州浪潮智能科技有限公司
申请日： 2019-09-12 - 公布日： 2022-02-22 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种FPGA异构加速卡集群中的资源调度方法，包括以下步骤：接收存储信息的请求，并判断本卡的存储资源是否用尽；响应于存储资源用尽，向FPGA异构加速卡集群中的主卡发送存储资源请求；以及接受所述主卡分配的其他FPGA异构加速卡的存储资源，并将所述存储信息存储到所述主卡分配的存储资源中。本发明还公开了一种计算机设备和可读存储介质。本发明提出的FPGA异构加速卡集群中的资源调度方法、设备及介质可以充分调用整个FPGA异构加速卡集群的存储资源，防止单个FPGA异构加速卡的存储资源紧张或闲置。
一种 fpga 加速卡集群中的资源调度方法设备介质

[发明专利]一种网络性能优化方法、装置、设备以及存储介质-CN202111166389.3在审
发明人：张翔宇;刘钧锴;阚宏伟;王江为;郝锐 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2021-09-30 - 公布日： 2022-02-08 - 主分类号： H04L47/25 文献下载
摘要：本申请公开了一种网络性能优化方法、装置、介质以及存储介质，包括：向目标RDMA应用发送延时测量指令，以便目标RDMA应用在延时测量指令的控制下，向其他RDMA应用发送测试包并接收相应的反馈包，然后计算相应的目标反馈延时时长；获取目标RDMA应用发送的目标反馈延时时长；基于目标反馈延时时长确定当前RDMA网络是否出现拥塞；如果当前RDMA网络出现拥塞，则向非RDMA应用发送限速控制指令，以利用限速控制指令对非RDMA应用的通讯速率进行限制。本申请通过向目标RDMA应用发送延时测量指令，并基于获取到的反馈延时时长确定出当前RDMA网络是否出现拥塞，从而对非RDMA应用的通讯速率进行限制，能够避免非RDMA网络抢占RDMA网络的网络带宽，保证RDMA网络有最高优先级的网络带宽。
一种网络性能优化方法装置设备以及存储介质

[发明专利]一种RDMA网络节点的连接重配方法、装置、系统及介质-CN202111007482.X在审
发明人：张翔宇;刘钧锴;阚宏伟;王江为;韩海跃 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2021-08-30 - 公布日： 2021-12-31 - 主分类号： H04L29/08 文献下载
摘要：本申请提供了一种RDMA网络节点的连接重配方法、装置、系统及介质，该方法包括：接收重配请求，重配请求携带需重配节点的标识，需重配节点包括发起节点、旧节点和新节点，控制发起节点根据重配请求向旧节点发送断开连接请求，以使发起节点和旧节点断开连接；当发起节点和旧节点断开连接后，控制发起节点根据重配请求向新节点发送建立连接请求，以使发起节点和新节点建立连接。从而不需要对整个RDMA网络的所有节点进行复位重连，而只需要针对需要修改的节点进行连接重配即可，不会影响其他RDMA节点的正常工作，对整个云平台的影响降到最低，提高了云平台的运行效率。
一种 rdma 网络节点连接配方装置系统介质

[发明专利]一种任务管理方法、装置、设备及计算机可读存储介质-CN202110845282.5在审
发明人：张翔宇;刘钧锴;阚宏伟;王江为;韩海跃 -专利权人：浪潮电子信息产业股份有限公司
申请日： 2021-07-26 - 公布日： 2021-11-30 - 主分类号： G06F9/50 文献下载
摘要：本发明公开了一种任务管理方法、装置、设备及计算机可读存储介质，本申请中响应端的加速卡在无法将已完成命令加入到响应端CPU的CQ时可以将该状况告知CPU，并在预设时长内持续尝试将已完成命令加入到CQ中，在这预设时长之内请求端的加速卡不会继续发送数据，而在预设时长内将已完成命令加入到CQ中后，响应端的加速卡便可以向请求端的加速卡发送确认信号以便其继续发送数据，减少了对于网络带宽的占用，而且面对异常情况时通过信号延时较小的加速卡进行确认信号的发送，提高了工作效率。
一种任务管理方法装置设备计算机可读存储介质

[发明专利]五元组规则的查找方法及装置-CN201711043135.6有效
发明人：吕金幸;刘钧锴;暴宇;万月亮;王梅 -专利权人：北京锐安科技有限公司
申请日： 2017-10-31 - 公布日： 2021-08-31 - 主分类号： H04L12/741 文献下载
摘要：本发明实施例公开了一种五元组规则的查找方法及装置，所述方法包括：将待处理五元组、第一预设规则库与查找节点地址作为一组待查找信息，并确定多组所述待查找信息；根据依次接收到的查找命令，将所述待查找信息作为当前查找信息，并行启动查找操作，并根据当前查找节点地址确定查找结果，其中，所述查找结果为与所述当前查找信息相对应的目标规则或者相邻地址信息；统计所有待查找信息相对应的查找结果，以确定新一轮待查找信息，直至遍历所有预设规则库，结束查找。本发明实施例充分利用了待查找信息等待查找结果之间的等待时间，在相同的时间内，本发明能够查找出更多五元组相对应的规则，有效提高了五元组规则查找的效率。
五元组规则查找方法装置

[发明专利]一种数据分发方法、装置、FPGA及介质-CN202110048846.2在审
发明人：韩海跃;刘钧锴;王江为 -专利权人：苏州浪潮智能科技有限公司
申请日： 2021-01-14 - 公布日： 2021-05-04 - 主分类号： H04L12/861 文献下载
摘要：本申请公开了一种数据分发方法、装置、FPGA及介质，包括：利用预设级数的寄存器缓存待分发数据；从所述寄存器中提取所述待分发数据的第一五元组信息和操作码；比对所述第一五元组信息和所述FPGA自身的第二五元组信息；若所述第一五元组信息与所述第二五元组信息一致，则将所述待分发数据根据所述操作码发送至指令处理模块或数据处理模块。这样，无需利用FIFO，避免FIFO写入读出引起的程序复杂度高的问题，能够降低FPGA资源开销，并且降低操作复杂度。
一种数据分发方法装置 fpga 介质

[发明专利]一种流量控制方法、装置、设备及可读存储介质-CN202011438863.9在审
发明人： 刘钧锴;李仁刚;阚宏伟;张翔宇;韩海跃;赵坤 -专利权人：苏州浪潮智能科技有限公司
申请日： 2020-12-10 - 公布日： 2021-04-13 - 主分类号： H04L12/815 文献下载
摘要：本申请公开了一种流量控制方法、装置、设备及可读存储介质。本申请公开的方法包括：若发送端基于RDMA发送目标数据至接收端，则确定发送端至接收端的飞行数据量；判断飞行数据量是否小于发送端至接收端的BDP；若是，则允许发送端基于RDMA发送目标数据至接收端；若否，则不允许发送端基于RDMA发送目标数据至接收端，在等待预设时长后，执行确定发送端至接收端的飞行数据量的步骤，从而实现了发送端至接收端的通信链路上的流量控制，从源头避免了RDMA网络传输中拥塞的发生，降低了丢包的发生概率，提高了RDMA传输效率。相应地，本申请提供的一种流量控制装置、设备及可读存储介质，也同样具有上述技术效果。
一种流量控制方法装置设备可读存储介质

[发明专利]一种流量控制方法、装置、设备及可读存储介质-CN202010975195.7在审
发明人：葛海亮;李仁刚;阚宏伟;刘钧锴 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2020-09-16 - 公布日： 2020-12-25 - 主分类号： H04L12/825 文献下载
摘要：本发明公开了一种流量控制方法、装置、设备及可读存储介质，该方法包括：FPGA卡向对端FPGA卡发送数据；接收对端FPGA卡发送的流量调控数据包；对流量调节数据包进行解析，得到速度调控信息；利用速度调控信息，对数据发送速度进行调节。在该方法中，无需网关等设备的情况下，便可实现数据发送速度根据对端FPGA卡发送的流量调控包进行调整。并且，相较于现有的仅能实现停－等式流量控制机制，该方法能够对数据传输速度进行调节，能够满足更多实际流控情况的需求。
一种流量控制方法装置设备可读存储介质

[发明专利]一种波形数据处理装置、方法、电子设备及存储介质-CN202010851543.X在审
发明人：葛海亮;李仁刚;阚宏伟;刘钧锴 -专利权人：浪潮（北京）电子信息产业有限公司
申请日： 2020-08-21 - 公布日： 2020-12-22 - 主分类号： G06F1/02 文献下载
摘要：本申请公开了一种波形数据处理装置，所述波形数据处理装置包括：主机端，用于将目标波形数据存储至第一存储器，向波形数据生成模块和波形数据测量模块同时发送同步启动信号；所述波形数据生成模块，用于在接收到所述同步启动信号后，根据所述第一存储器中的目标波形数据进行DA波形输出；所述波形数据测量模块，用于在接收到所述同步启动信号后，进行AD波形测量得到测量数据，并将所述测量数据存储至第二存储器；其中，所述波形数据生成模块和所述波形数据测量模块均为目标FPGA板卡中的模块。本申请能够同步实现波形数据的产生和测量。本申请还公开了一种波形数据处理方法、一种存储介质及一种电子设备，具有以上有益效果。
一种波形数据处理装置方法电子设备存储介质

[发明专利]一种数据传输方法及FPGA云平台-CN202011035640.8在审
发明人：王江为;王媛丽;张静东;阚宏伟;刘钧锴 -专利权人：山东云海国创云计算装备产业创新中心有限公司
申请日： 2020-09-27 - 公布日： 2020-12-15 - 主分类号： H04L29/06 文献下载
摘要：本申请公开了一种数据传输方法及FPGA云平台，该方法包括：通过云平台管理服务器获取数据加速处理请求，并根据所述数据加速处理请求配置FPGA资源池和路由信息；通过对应的加速主机获取数据加速处理请求对应的待加速数据，并通过加速主机上的PCIE接口将待加速数据传输到第一FPGA加速卡的加速单元；通过网络和第一FPGA加速卡的MAC接口将第一加速数据传输到FPGA资源池中的第二FPGA加速卡的加速单元；直至加速完成，由完成加速的FPGA加速卡将加速完成的目标数据返回第一FPGA加速卡；通过第一FPGA加速卡将目标数据传输回加速主机。这样能够减少数据传输的延时，从而提高数据加速效果。
一种数据传输方法 fpga 平台

[发明专利]一种基于可编程器件适用于千档行情的方法及装置-CN202011024107.1在审
发明人：阚宏伟;郝锐;王江为;郭雷;梅国强;刘钧锴 -专利权人：苏州浪潮智能科技有限公司
申请日： 2020-09-25 - 公布日： 2020-11-17 - 主分类号： G06F15/78 文献下载
摘要：本发明公开了一种基于可编程器件适用于千档行情的方法及装置,FPGA加速板卡F37X中设计FPGA实现架构，FPGA实现架构中包括读写控制单元、cache结构与DDR/HBM，读写控制单元进行读写逐笔委托，DDR/HBM用来存储全部逐笔委托信息，cache结构中采取深度可配置两路并行可读写缓存，两路并行读写缓存分别应对读写窗口内外的随机逐笔委托读取，当逐笔交易信息到来时，两路并行读写缓存根据消息记录号查询委托价格。通过上述方式，本发明能够提升了消息记录号查询命中率，减少委托价格读取延迟，提升整体系统处理性能。
一种基于可编程器件适用于行情方法装置

[发明专利]一种数据处理方法、装置、运算芯片及存储介质-CN202010529663.8在审
发明人：王江为;刘钧锴;阚宏伟 -专利权人：广东浪潮大数据研究有限公司
申请日： 2020-06-11 - 公布日： 2020-10-09 - 主分类号： H04L12/851 文献下载
摘要：本申请公开了一种数据处理方法、装置、运算芯片及存储介质。该方法应用于对多个上游运算芯片传入的数据进行数据处理的当前运算芯片，步骤包括：获取缓存区的数据占用量；判断数据占用量是否达到控流阈值；如果是，则获取各上游运算芯片之间的优先级，并按照优先级的顺序向各上游运算芯片发送流量控制信息，以控制上游运算芯片停止传入待处理数据；对缓存区中的待处理数据进行数据处理；否则，接收上游运算芯片传入的待处理数据，并写入缓存区；对缓存区中的待处理数据进行数据处理。本方法相对保证了云计算平台通过多个运算芯片实现数据加速处理过程的稳定性。此外，本申请还提供一种数据处理装置、运算芯片及存储介质，有益效果同上所述。
一种数据处理方法装置运算芯片存储介质

[发明专利]一种AD码字校准方法、装置、设备及存储介质-CN202010300220.1在审
发明人：葛海亮;刘钧锴 -专利权人：苏州浪潮智能科技有限公司
申请日： 2020-04-16 - 公布日： 2020-08-07 - 主分类号： H03M1/10 文献下载
摘要：本申请公开了一种AD码字校准方法，应用于现场可编程门阵列FPGA，该方法包括以下步骤：获得FPGA板卡上AD器件对信号发生器发出的信号进行模数转换处理后输出的初始AD码字；基于预先确定的AD码字校准关系，对初始AD码字进行校准，获得校准后AD码字；将校准后AD码字输出给上位机。应用本申请实施例所提供的技术方案，在FPGA板卡上实现了对AD码字的实时校准，避免产生软件与底层硬件交互带来的额外延迟，提高AD测量速度。本申请还公开了一种AD码字校准装置、设备及存储介质，具有相应技术效果。
一种 ad 码字校准方法装置设备存储介质