“入野仁”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置-CN200510127225.4无效
发明人： 入野仁 -专利权人：恩益禧电子股份有限公司
申请日： 2005-11-25 - 公布日： 2006-06-07 - 主分类号： H01L27/02 文献下载
摘要：一种半导体装置，使接受信号的电路侧的ESD抗性进一步提高。反相器电路(INV1)为了电源供给而与接地布线(GND1)连接，通过PMOS晶体管(MP5)而与电源布线(VDD1)连接。反相器电路(INV2)为了电源供给而与接地布线(GND2)和电源布线(VDD2)连接，输入节点与反相器电路(INV1)的输出节点连接。还有，接地布线(GND1)和接地布线(GND2)通过保护元件(PE0)而连接。在正常动作时，反相器电路(INV3)的输出为H电平，反相器电路(INV4)的输出为L电平，PMOS晶体管(MP5)导通。在施加ESD时，电源布线(VDD2)悬浮，反相器电路(INV4)的输出为H电平，PMOS晶体管(MP5)截止，与施加ESD伴随的电流不会流入反相器电路(INV2)中。
半导体装置

[发明专利]具有静电放电保护结构的MOS型半导体器件-CN200510076466.0有效
发明人：儿玉纪行;入野仁 -专利权人：恩益禧电子股份有限公司
申请日： 2005-06-14 - 公布日： 2006-01-04 - 主分类号： H01L27/04 文献下载
摘要：在半导体器件中，阱区(41P)形成在半导体衬底(40)中，晶体管形成区(42P)限定在阱区中。静电放电保护器件制作在晶体管形成区中，并且以包括多个指(F1，F2，F3，F4，F5，F6)的多指结构为特征。在阱区中形成保护环(48P)使其包围晶体管形成区，并且在晶体管形成区和保护环之间的阱区中形成阱阻挡区(49)。衬底电阻确定系统(50；48PP；50A，50B；59；66A，66B，67A，67B；68，69；55S，55D；73A，73B)与静电放电保护器件相关，以确定在晶体管形成区的衬底电阻分布从而在所有指中以连锁反应的方式发生快速返回，并且抑制了锁住状态的发生。
具有静电放电保护结构 mos 半导体器件

[发明专利]半导体保护元件、半导体器件及其制造方法-CN200410028496.X无效
发明人： 入野仁 -专利权人：恩益禧电子股份有限公司
申请日： 2004-03-12 - 公布日： 2004-09-22 - 主分类号： H01L23/60 文献下载
摘要：本发明提出了一种半导体保护元件，在其中热量不会以集中的方式产生，甚至将静电电流施加于具有高电阻值的区域上，而且半导体器件的面积没有增加。半导体保护元件由N型阱，具有其杂质浓度比N型阱的杂质浓度高的一对N+扩散层的P型半导体衬底，以及部分地形成于两个N+扩散层的每一个之上的硅化物层所构成。N型阱具有第一暴露区域，暴露于半导体衬底之上，并且硅化物层的形成使得两个N+扩散层中的每一个都部分地具有第二暴露区域，第二暴露区域被先后暴露出来，以便与第一暴露区域相接触。第一暴露区域被夹于两个N+扩散层中间。
半导体保护元件半导体器件及其制造方法

[发明专利]电源去耦电路设计方法-CN00130215.9无效
发明人： 入野仁;安道德昭;和深裕;远矢弘和 -专利权人：日本电气株式会社
申请日： 2000-10-27 - 公布日： 2001-05-09 - 主分类号： G06F17/50 文献下载
摘要：本发明的设计支持系统100包括LSI库10,储存各LSI的额定特性;去耦电容器库20,储存各电容器的额定特性;PCB库30,储存各电源布线的截面结构;去耦电容器搜索单元40,其使用LSI库10和去耦电容器库20;电源布线确定单元50,其使用去耦电容器搜索单元40、LSI库10和PCB库30所得到的结果;以及设计结果输出单元60,其输出从电源布线确定单元50收到的结果。这三个库中的数据可以被更新或加入新数据。
电源电路设计方法