“克里夫·德劳利”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果41个，建议您升级VIP下载更多相关专利

[发明专利]用于边缘终端的耦合的保护环-CN202210107094.7在审
发明人： 克里夫·德劳利;安德鲁·P·爱德华兹;崔浩;苏巴什·斯里尼瓦·皮达帕蒂 -专利权人：新时代电力系统有限公司
申请日： 2022-01-28 - 公布日： 2022-07-29 - 主分类号： H01L29/06 文献下载
摘要：本申请公开了一种半导体器件，包括有源器件区和以围绕有源器件区的第一同心图案设置的多个保护环。该半导体器件还包括以围绕有源器件区的第二同心图案设置的多个结。多个结中的至少一个结设置在多个保护环中的两个相邻的保护环之间，并且多个结具有与多个保护环不同的电阻率。半导体器件还包括多个耦合路径。多个耦合路径中的至少一个耦合路径被设置成连接多个保护环中的两个相邻的保护环。
用于边缘终端耦合保护环

[发明专利]晶圆级封装方法以及封装结构-CN201811028259.1有效
发明人：罗海龙;克里夫·德劳利 -专利权人：中芯集成电路（宁波）有限公司
申请日： 2018-09-04 - 公布日： 2022-03-18 - 主分类号： H01L21/56 文献下载
摘要：本发明提供一种晶圆级封装方法和封装结构，所述封装方法包括：形成键合结构，所述键合结构包括：器件晶圆以及键合于所述器件晶圆的多个第一芯片；在所述多个第一芯片以及第一芯片露出的所述器件晶圆上保形覆盖绝缘层；在所述绝缘层上保形覆盖屏蔽层；在所述屏蔽层上形成封装层。所述晶圆级封装结构，包括：器件晶圆；多个第一芯片，键合于所述器件晶圆；绝缘层，保形覆盖在所述多个第一芯片以及第一芯片露出的所述器件晶圆上；屏蔽层，保形覆盖于所述绝缘层；封装层，位于所述屏蔽层上。本发明减小所形成封装结构的体积和厚度。
晶圆级封装方法以及结构

[发明专利]晶圆级系统封装方法以及封装结构-CN201811028265.7有效
发明人：罗海龙;克里夫·德劳利 -专利权人：中芯集成电路（宁波）有限公司
申请日： 2018-09-04 - 公布日： 2022-03-18 - 主分类号： H01L23/552 文献下载
摘要：本发明提供一种晶圆级系统封装方法和封装结构，所述晶圆级系统封装方法包括：形成键合结构，所述键合结构包括：器件晶圆以及键合于所述器件晶圆的多个芯片，所述多个芯片中待屏蔽的芯片为第一芯片，所述第一芯片的数量为一个或多个；形成覆盖所述多个芯片的封装层；在所述封装层中形成围绕各个所述第一芯片的沟槽；在所述沟槽中和第一芯片上方封装层表面形成导电材料；位于所述沟槽中的导电材料为导电侧壁，位于所述第一芯片上方封装层表面的导电材料为导电层，用于与所述导电侧壁相连构成屏蔽壳体。本发明晶圆级系统封装方法以及封装结构，能减小所形成封装结构的体积和厚度。
晶圆级系统封装方法以及结构

[发明专利]晶圆级封装方法及封装结构-CN201811026701.7有效
发明人：罗海龙;克里夫·德劳利 -专利权人：中芯集成电路（宁波）有限公司
申请日： 2018-09-04 - 公布日： 2021-12-10 - 主分类号： H01L21/56 文献下载
摘要：一种晶圆级封装方法及封装结构，方法包括：提供器件晶圆；提供承载基板，在所述承载基板上临时键合多个芯片；采用熔融键合工艺使芯片键合于器件晶圆上；使芯片键合于器件晶圆上后，对芯片和承载基板进行解键合处理；在解键合处理，在芯片顶面和侧面、第一氧化层和第二氧化层的侧面和器件晶圆上保形覆盖绝缘层；在绝缘层上保形覆盖屏蔽层；在屏蔽层上形成封装层。本发明芯片和器件晶圆通过熔融键合的方式相键合，有利于提高键合强度；此外，屏蔽层能减少外界磁场对芯片的影响，绝缘层可以使屏蔽层与芯片和器件晶圆之间相绝缘，由于绝缘层和屏蔽层是通过保形覆盖的方式依次形成，有利于减小封装结构的体积和厚度。
晶圆级封装方法结构

[发明专利]晶圆级封装方法以及封装结构-CN201811026720.X有效
发明人：罗海龙;克里夫·德劳利 -专利权人：中芯集成电路（宁波）有限公司
申请日： 2018-09-04 - 公布日： 2021-11-09 - 主分类号： H01L21/56 文献下载
摘要：一种晶圆级封装方法以及封装结构，晶圆级封装方法包括：提供器件晶圆，形成有多个第一芯片，第一芯片表面形成有第一电极，器件晶圆上形成有露出第一电极的第一介质层；提供多个第二芯片，表面形成有第二电极，第二芯片上形成有露出第二电极的第二介质层；将第二介质层与第一介质层相对设置并键合，在第一电极和第二电极之间形成空腔；在空腔中形成芯片互连结构；在第二芯片以及第二芯片露出的第二介质层、芯片互连结构和器件晶圆上保形覆盖绝缘层；在绝缘层上保形覆盖屏蔽层；在屏蔽层上形成封装层。本发明通过通孔互连结构，简化封装方法、减小封装结构体积，且由于绝缘层和屏蔽层通过保形覆盖的方式形成，因此减小了封装结构的体积和厚度。
晶圆级封装方法以及结构

[发明专利]晶圆级封装方法以及封装结构-CN201811027608.8有效
发明人：罗海龙;克里夫·德劳利 -专利权人：中芯集成电路（宁波）有限公司
申请日： 2018-09-04 - 公布日： 2021-11-09 - 主分类号： H01L21/56 文献下载
摘要：本发明提供一种晶圆级封装方法以及封装结构，所述晶圆级封装方法包括：提供第一晶圆，第一晶圆中形成有多个第一芯片，第一芯片的表面具有第一电极，第一晶圆的表面形成有露出第一电极的第一介质层；提供多个第二芯片，第二芯片的表面具有第二电极，第二芯片上形成有露出第二电极的第二介质层；将第二介质层与第一介质层相对设置，使第二芯片键合于第一晶圆，且第二芯片与第一芯片的位置相对应，在第一电极和第二电极之间形成空腔；在空腔中形成使第一电极和第二电极电连接的芯片互连结构；形成覆盖第二芯片的封装层。本发明简化了封装工艺。
晶圆级封装方法以及结构

[发明专利]晶圆级封装方法及封装结构-CN201811026716.3有效
发明人：罗海龙;克里夫·德劳利 -专利权人：中芯集成电路（宁波）有限公司
申请日： 2018-09-04 - 公布日： 2021-09-14 - 主分类号： H01L21/56 文献下载
摘要：一种晶圆级封装方法及封装结构，方法包括：提供器件晶圆以及键合于器件晶圆上的多个第一芯片，器件晶圆上具有覆盖第一芯片的第一封装层，第一芯片包括形成有第一焊盘的芯片正面以及与芯片正面相背的芯片背面，芯片正面朝向器件晶圆；刻蚀第一封装层，形成露出至少一个第一芯片的第一开口，且第一开口露出的芯片背面适于加载信号；形成覆盖第一开口露出的第一芯片、第一开口底部和侧壁、以及第一封装层顶部的金属层结构；对芯片背面和金属层结构进行合金处理，使芯片背面的金属层结构作为背金层；形成覆盖背金层和金属层结构的第二封装层。本发明在芯片背面形成背金层，作为第一芯片的背面电极，从而根据实际工艺需求对芯片背面加载信号。
晶圆级封装方法结构

[发明专利]晶圆级封装方法以及封装结构-CN201811026717.8有效
发明人：罗海龙;克里夫·德劳利 -专利权人：中芯集成电路（宁波）有限公司
申请日： 2018-09-04 - 公布日： 2021-09-14 - 主分类号： H01L21/56 文献下载
摘要：本发明提供一种晶圆级封装方法和封装结构，所述晶圆级封装方法包括：提供器件晶圆，所述器件晶圆包括多个第一芯片，所述第一芯片包括第一电极，且所述第一电极由所述器件晶圆露出，所述器件晶圆露出所述第一电极的面为晶圆正面；提供多个第二芯片，所述第二芯片包括第二电极，且所述第二电极由所述第二芯片露出，所述第二芯片露出所述第二电极的面为芯片正面，与所述芯片正面相背的面为芯片背面；使所述第二芯片的芯片背面键合于所述第一芯片之间的晶圆正面；在所述第二芯片的侧壁上形成绝缘侧墙；形成保形覆盖所述芯片正面、绝缘侧墙和晶圆正面的导电层。本发明仅通过一层导电层实现了第一芯片和第二芯片之间的电性连接，工艺较为简单。
晶圆级封装方法以及结构

[发明专利]半导体器件及其制造方法-CN201710061165.3有效
发明人：黄河;克里夫·德劳利;朱继光 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯集成电路（宁波）有限公司
申请日： 2017-01-25 - 公布日： 2021-07-30 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种半导体器件及其制造方法，将具有离子注入层的第一半导体衬底与第二半导体衬底的键合，之后去除所述离子注入层及其远离所述第二半导体衬底一侧的一部分所述第一半导体衬底，在剩余的所述第一半导体衬底薄膜区域内暴露出的表面上形成保护层，然后通过外延与刻蚀以及沉积工艺，在第一半导体衬底上形成厚度不同的平坦化层，最后通过与第三半导体衬底的键合形成半导体器件，由于该半导体器件中绝缘体上硅的掩埋层上的硅层的厚度不同，因此能够集成不同类型的MOSFT器件在同一个绝缘体上硅上，从而提高了半导体器件的性能、缩小了器件的尺寸，并且节省了封装的成本。
半导体器件及其制造方法

[发明专利]晶圆级封装方法及封装结构-CN201811028262.3有效
发明人：罗海龙;克里夫·德劳利 -专利权人：中芯集成电路（宁波）有限公司
申请日： 2018-09-04 - 公布日： 2021-07-09 - 主分类号： H01L21/56 文献下载
摘要：一种晶圆级封装方法及封装结构，方法包括：提供器件晶圆，包括具有多个第一芯片的晶圆正面以及与晶圆正面相背的晶圆背面；提供承载基板，在承载基板上临时键合多个第二芯片，第二芯片包括具有第一焊盘的芯片正面以及与芯片正面相背的芯片背面，且述芯片背面朝向承载基板；使晶圆正面和芯片正面相对设置，采用熔融键合工艺实现第二芯片和器件晶圆的键合；熔融键合工艺后，对第二芯片和承载基板进行解键合处理；解键合处理后，在晶圆正面形成覆盖第二芯片的第一封装层；在第一封装层内形成露出至少一个第二芯片的第一开口；形成背金层，覆盖第二芯片、第一开口底部和侧壁和第一封装层。本发明能够提高封装成品率和封装结构的使用性能。
晶圆级封装方法结构

[发明专利]晶圆级封装方法及封装结构-CN201811028264.2有效
发明人：罗海龙;克里夫·德劳利 -专利权人：中芯集成电路（宁波）有限公司
申请日： 2018-09-04 - 公布日： 2021-05-07 - 主分类号： H01L21/603 文献下载
摘要：一种晶圆级封装方法及封装结构，封装方法包括：提供器件晶圆，包括多个第一芯片，第一芯片包括第一电极，且第一电极由器件晶圆露出，器件晶圆露出第一电极的面为晶圆正面；提供承载基板，在承载基板上临时键合多个第二芯片，包括第二电极，且第二电极由第二芯片露出，第二芯片露出第二电极的面为芯片正面，与芯片正面相背的面为芯片背面；使芯片背面和晶圆正面相对设置，采用熔融键合工艺使芯片背面键合于晶圆正面；对第二芯片和承载基板进行解键合处理；在第二芯片的侧壁上形成绝缘侧墙；形成保形覆盖芯片正面、绝缘侧墙和晶圆正面的导电层。本发明实现电性连接的工艺较为简单，且器件晶圆和第二芯片的键合强度较高，保证了电性连接效果。
晶圆级封装方法结构

[发明专利]一种半导体器件的制造方法和电子装置-CN201510019317.4有效
发明人：黄河;李海艇;朱继光;克里夫·德劳利 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯集成电路（宁波）有限公司
申请日： 2015-01-14 - 公布日： 2021-04-06 - 主分类号： H01L21/762 文献下载
摘要：本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。该方法包括：提供第一衬底；在第一衬底的第一表面一侧形成晶体管的源极、漏极和栅极，形成覆盖第一表面的第一介电盖帽层以及位于第一介电盖帽层上的互连结构；提供承载衬底，将所述第一衬底的形成有所述第一介电盖帽层的一侧与所述承载衬底相接合；从所述第一衬底的与所述第一表面相对的第二表面对所述第一衬底进行减薄处理至第二深度。该方法由于包括在第一衬底上接合承载衬底并对第一衬底进行减薄处理的步骤，因而可以用普通的体硅衬底而非薄膜绝缘体上硅衬底作为第一衬底，从而可以降低成本。本发明的电子装置，包括采用该方法制造的半导体器件，因而同样具有上述优点。
一种半导体器件制造方法电子装置

[发明专利]一种半导体器件的制造方法和电子装置-CN201510018692.7有效
发明人：黄河;李海艇;朱继光;克里夫·德劳利 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯集成电路（宁波）有限公司
申请日： 2015-01-14 - 公布日： 2021-02-19 - 主分类号： H01L21/02 文献下载
摘要：本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。该方法包括：提供第一衬底；在第一衬底的第一表面一侧形成至少一个晶体管，形成覆盖所述第一表面的第一介电盖帽层以及位于所述第一介电盖帽层上的互连结构；提供承载衬底，将所述第一衬底的形成有所述第一介电盖帽层的一侧与所述承载衬底相接合；从所述第一衬底的与所述第一表面相对的第二表面对所述第一衬底进行减薄处理至第二深度。该方法由于包括在第一衬底上接合承载衬底并对第一衬底进行减薄处理的步骤，因而可以用普通的体硅衬底而非薄膜绝缘体上硅衬底作为第一衬底，从而可以降低成本。本发明的电子装置，包括采用该方法制造的半导体器件，因而同样具有上述优点。
一种半导体器件制造方法电子装置

[发明专利]用于制造垂直型基于鳍片的场效应晶体管的方法和系统-CN202010713496.2在审
发明人： 克里夫·德劳利;雷·米拉诺;苏巴什·皮达帕蒂;安德鲁·P·爱德华兹;崔浩;沙欣·谢里夫扎德 -专利权人：新时代电力系统有限公司
申请日： 2020-07-22 - 公布日： 2021-01-29 - 主分类号： H01L29/06 文献下载
摘要：一种晶体管，包括：衬底，其具有第一表面以及与第一表面相对的第二表面；漂移区，其具有在衬底的第一表面上的掺杂区以及在掺杂区上的渐变掺杂区；半导体鳍片，其从渐变掺杂区突出，并且在所述半导体鳍片的上部分处包括金属化合物层；在所述金属化合物层上的源极金属接触；栅极层，其具有与渐变掺杂区直接地接触的底部部分；以及在衬底的第二表面上的漏极金属接触。
用于制造垂直基于场效应晶体管方法系统

[发明专利]利用选择性区域生长来制造基准点的方法和系统-CN202010694725.0在审
发明人： 克里夫·德劳利;雷·米拉诺;罗伯特·劳斯;苏巴什·皮达帕蒂;安德鲁·P·爱德华兹 -专利权人：新时代电力系统有限公司
申请日： 2020-07-17 - 公布日： 2021-01-19 - 主分类号： H01L21/8234 文献下载
摘要：一种形成对准标记的方法，包括：提供具有器件区和对准标记区的III‑V族化合物衬底；形成硬掩模层，所述硬掩模层具有在所述对准标记区上的暴露所述III‑V族化合物衬底的第一表面部分的第一组开口以及具有在所述器件区上的暴露所述III‑V族化合物衬底的第二表面部分的第二组开口；利用作为掩模的所述硬掩模层，蚀刻暴露的III‑V族化合物衬底的表面，以形成多个沟槽；以及在沟槽中外延再生长半导体层，以在所述III‑V族化合物衬底的处理表面的上方形成延伸至预定高度的对准标记。
利用选择性区域生长制造基准点方法系统

1
2
3
下一页»
尾页
共 41 条