“于之元”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果4个，建议您升级VIP下载更多相关专利

[发明专利]门级网表迁移方法、机器可读介质及集成电路设计系统-CN202110818747.8在审
发明人：黄柏毅;于之元;罗兆君;郭晓 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-07-20 - 公布日： 2022-08-19 - 主分类号： G06F30/392 文献下载
摘要：一种用于将现有的ASIC设计从一种半导体制作工艺迁移到另一种半导体制作工艺的方法及系统。在一些实施例中，一种用于对现有的ASIC设计进行迁移的方法包括：将门级网表每次一行地剖析成用于形成ASIC设计的一个或多个标准单元；形成具有映射规则的多个映射表，所述映射规则用于将经剖析的所述一个或多个标准单元映射到在第二半导体制作工艺中实作的等效目标标准单元；使用所述多个映射表将经剖析的所述一个或多个标准单元映射到等效目标标准单元；以及产生以等效目标标准单元来描述ASIC设计的目标门级网表。
门级网表迁移方法机器可读介质集成电路设计系统

[发明专利]计算机实施方法、计算机实施系统及计算机可读媒体-CN202110200470.2在审
发明人：罗兆君;于之元;黄柏毅;庄易霖;侯致圣 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-02-23 - 公布日： 2021-12-24 - 主分类号： G06F30/36 文献下载
摘要：本揭露描述用于在集成电路上实施的优化电路合成的计算机实施方法、计算机实施系统及计算机可读媒体。电路的逻辑行为的寄存器传输级代码描述被输入。将寄存器传输级代码描述转换成用于多种类型的组件及特征尺寸技术的结构上界定的电路设计。产生每一结构上界定的电路设计的平面布局图。针对每一平面布局图创建实体模拟电路。扫描一系列操作条件以分析每一实体模拟电路的功率、性能以及面积。
计算机实施方法系统可读媒体

[发明专利]由形成计算设备的数据处理器实现的方法-CN202110171802.9在审
发明人：罗兆君;于之元;黄柏毅 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-02-08 - 公布日： 2021-11-23 - 主分类号： G06F30/3312 文献下载
摘要：本文中描述用于形成至少一个计算装置的一或多个数据处理器实施的方法。接收具有第一组网表及时序约束的目标电路设计。从第一移植网表及时序约束提取多个关键时钟引脚网络负载设置属性。在目标设计数据库被负载用于静态时序分析(STA)之后，通过将多个目标属性与最佳电路设计的多个最佳属性进行比较，在目标电路设计与最佳电路设计之间检查结果报告中的时钟引脚网络负载设置属性失配。在目标技术处使用此方法，具体地说，使用时序形式验证，提供属性失配以用于其它设计或时序约束修改及/或更新，以便基于移植网表及综合设计约束(SDC)实现有效设计时序会签。
形成计算设备数据处理器实现方法

[发明专利]从寄存器传输级设计产生可合成连线表的方法-CN202110196679.6在审
发明人：黄柏毅;于之元;罗兆君;黄智强;吕辰日 -专利权人：台湾积体电路制造股份有限公司
申请日： 2021-02-22 - 公布日： 2021-09-10 - 主分类号： G11C8/08 文献下载
摘要：阐述了从寄存器传输级设计产生可合成连线表以辅助半导体装置设计的方法。这些连线表提供对应于半导体装置的一部分的寄存器传输级设计信息。配置追踪器产生与寄存器传输级设计相关联的行为信息。寄存器编译器基于与所述半导体装置相关的一种或多种技术及功率、性能及面积信息来编译一组半导体装置。识别由寄存器编译器产生的满足预先定义的功率、性能及面积条件的半导体装置。产生用于对齐所述半导体装置的输入/输出端口的结构信息。基于用户定义的参数生成一组一个或多个可合成半导体装置配置，使得可合成半导体装置配置中的一者可被选择以产生具有结构可合成输入/输出边界兼容半导体装置模块的设计连线表。
寄存器传输设计产生合成连线方法

1
共 4 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top