“H03K5/00”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果293个，建议您升级VIP下载更多相关专利

[发明专利]占空比检测电路-CN200610006857.X无效
发明人：门马敦子;大石贯时 -专利权人：尔必达存储器株式会社
申请日： 2006-02-05 - 公布日： 2006-08-09 - 主分类号： H03K5/00 文献下载
摘要：占空比检测电路(100)包含：集成电路(110)，用于接收作为由DLL电路生成的内部时钟信号的RCLK信号和FCLK信号，并且根据这些内部时钟信号的占空比生成电压电平(DB信号和VREF信号)；放大器(120)，用于放大集成电路(110)的输出；锁定电路(130)，用于锁定放大器(120)的输出；控制电路(140)，用于控制每个部件的工作定时；偏置电路(150)，用于将BIAS信号馈送到集成电路(110)以及频率监控电路单元(160)，用于监控时钟信号的频率。频率监控电路单元(160)是当接通电源时、在复位期间以及当执行其他初始设置时使用的电路部件，并且检测时钟信号的实际频率，并根据这种实际频率调节集成电路(110)中的电容器C1到C4的充电或放电量。
检测电路

[发明专利]一种确定时钟域转换异常的装置及方法-CN200410098542.3有效
发明人：郭晓川;张明;牛仁朝 -专利权人：华为技术有限公司
申请日： 2004-12-09 - 公布日： 2006-06-14 - 主分类号： H03K5/00 文献下载
摘要：本发明公开了一种确定时钟域转换异常的装置，包括写地址变换模块和读写地址变换比较模块，写地址变换模块用于将异步信号所处时钟域的写地址转换为格雷码，读写地址变换比较模块用于在主时钟域将读、写地址转换为同一种码制后计算它们的差值，将该差值与预设值比较，通过比较结果判断时钟域转换是否异常。本发明同时公开了一种确定时钟域转换异常的方法，在异步信号所处时钟域将写地址由二进制转换为格雷码，然后在主时钟域将读、写地址变换为同一种码制后计算读、写地址的差值，将该差值与预设值比较后即可判断时钟域转换是否异常。本发明提供的装置和方法保证了主时钟域对写地址的较稳定采集，实现了对时钟域转换异常的及时发现。
一种确定时钟转换异常装置方法

[发明专利]等相位多相时钟信号发生电路及使用该电路的串行数字数据接收电路-CN200580000256.1无效
发明人：冈村淳一 -专利权人：哉英电子股份有限公司
申请日： 2005-04-05 - 公布日： 2006-05-17 - 主分类号： H03K5/00 文献下载
摘要：本发明提供一种等相位多相时钟信号发生电路。目的是最大限度抑制元件数的增加，抑制半导体基板状电路面积的增大和消耗电能的增加，并且独立于输入时钟信号的占空比，使输出的等相位多相时钟信号的占空比为恒定。在本发明的等相位多相时钟信号发生电路中，把输入时钟信号转换成已2分频的互补时钟信号，然后输入到互补型的电压控制延迟元件列。因为输入时钟信号被2分频，所以分频后的互补时钟信号成为不依赖于输入时钟的占空比的占空比保持恒定的时钟信号。通过把该已分频的互补时钟信号输入到电压控制延迟元件列，并对来自电压控制延迟元件列的互补输出信号与已分频的互补时钟信号进行相位比较，可以输出与上述输入时钟同步的等相位多相时钟信号。
相位多相时钟信号发生电路使用串行数字数据接收

[发明专利]非线性滤波器-CN200380109853.9有效
发明人： R·G·巴特鲁尼 -专利权人：奥普蒂科伦公司
申请日： 2003-12-05 - 公布日： 2006-03-29 - 主分类号： H03K5/00 文献下载
摘要：公开了一种用于具有非线性传递函数的非线性滤波器的系统和方法。该非线性滤波器包括分别具有滤波器输出的多个线性滤波器(202，204)；分别连接到该多个线性滤波器(202，204)之一的多个非线性元件(208，210)；以及连接到该多个非线性元件(208，210)的组合网络(230)。非线性元件(208，210)用于产生非线性效应以及产生多个非线性输出，且组合网络(230)对非线性输出进行组合。
非线性滤波器

[发明专利]脉冲发生器-CN03824266.4无效
发明人： D·M·W·伦埃尔茨;G·范德维德 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2003-09-19 - 公布日： 2005-10-26 - 主分类号： H03K5/00 文献下载
摘要：一种包括延迟元件(D1，D2，D3，D4，D5)的串联耦合的脉冲发生器，每两个相继的延迟元件(D1，D2，D3，D4，D5)被耦合在多个耦合点(A1，A2，A3，A4)处，所述延迟元件(D1，D2，D3，D4，D5)的串联耦合具有分别耦合到第一信号(y)和第二信号(x)的第一端(A0)和第二端(A5)，所述第一和第二信号(x，y)具有相同的频率并被相互移相，所述脉冲发生器的特征在于，它还包括耦合到两个彼此不同的耦合点(A2，A3)的过零检测器(3)以用来产生输出脉冲(O)，所述输出脉冲具有由在两个不同耦合点之间的延迟元件个数与延迟元件的串联耦合的总延迟之间的比率确定的持续时间。
脉冲发生器

[发明专利]针对阻塞信号的具有增加动态范围的有源连续时间滤波器-CN01820080.X有效
发明人：吉泽淳;雅尼斯·特斯维德 -专利权人：纽约市哥伦比亚大学托管会
申请日： 2001-10-29 - 公布日： 2005-09-07 - 主分类号： H03K5/00 文献下载
摘要：公开了一种可提高阻塞信号抑制特性的有源滤波器(100)。线性电阻器如固定值电阻器(3、4)用于滤波器(100)的输入级(72)，以便抑制任何阻塞信号。增益补偿级(57)添加到使用电阻器(24)的输出级(23)上，为了抵销与输入固定值电阻器(3、4)相关的增益变化，所述电阻器(24)的制造技术与输入电阻器(3、4)的制造技术相同。在一典型实施例中，固定值电阻器(3、4)由多晶硅制成。
针对阻塞信号具有增加动态范围有源连续时间滤波器

[发明专利]用于数字频率转换的方法和装置-CN03810801.1无效
发明人：斯坦尼斯拉夫·格鲁辛 -专利权人：创世纪微芯片公司
申请日： 2003-03-12 - 公布日： 2005-08-10 - 主分类号： H03K5/00 文献下载
摘要：提供了一种通用方法以在全数字频率转换装置中实现频率转换，所述全数字频率转换器生成具有可选相位和频率且基本与要转换的输入信号同步的信号。生成多个时移信号，并从中选择一个适当的信号来将输出信号置位和复位。还提供了实施本发明的装置、计算系统和软件产品。
用于数字频率转换方法装置

[实用新型]噪声消除电路-CN200420003818.0无效
发明人：关本康彦 -专利权人：雅马哈株式会社
申请日： 2004-02-17 - 公布日： 2005-06-22 - 主分类号： H03K5/00 文献下载
摘要：一种噪声消除电路，其中低通滤波器消除输入信号中包含的高频分量。反相器响应低通滤波器的大于或者小于阈值电平的输出，输出处于高或低电平的信号。单触发脉冲产生电路在放大单元的输出电平改变的时刻输出脉冲信号。FET接收从单触发脉冲产生电路输出的脉冲信号，并且将低通滤波器的输出强制地拉到高电平或者低电平。依据该拉入操作，可以防止在输出端子产生噪声。
噪声消除电路

[发明专利]一种基于全数字逻辑电路的倍频系统-CN200310103829.6无效
发明人：朱岩;孙辉先;陈晓敏 -专利权人：中国科学院空间科学与应用研究中心
申请日： 2003-11-10 - 公布日： 2005-05-18 - 主分类号： H03K5/00 文献下载
摘要：本发明涉及一种基于全数字逻辑电路的倍频系统，包括高频晶振、长周期计数器、短周期计数器和控制逻辑电路；其中长周期计数器用于对源信号周期进行时间长度计数并产生短周期计数器的计数模；短周期计数器用于目标信号周期的时间长度计数以及目标信号的产生；控制逻辑电路用于根据输入源信号控制长周期计数器的计数复位以及短周期计数器的模置数；高频晶振提供系统的工作时钟。该系统对源信号A的任一个周期中两个脉冲之间用一个高频时钟C计数，并将结果除以2^N，将产生的商对另一组计数器置数，作为该计数器的模。后一组计数器同样以高频时钟C作为计数时钟，通过适当的逻辑组合而产生所需的B信号。本系统可以用VHDL语言描述并通过FPGA很方便地实现。
一种基于数字逻辑电路倍频系统

[实用新型]一种实时时钟控制电路-CN200420041374.X无效
发明人：张健春;刘宝平;陈杰 -专利权人：海信集团有限公司;青岛海信电器股份有限公司
申请日： 2004-06-18 - 公布日： 2005-05-18 - 主分类号： H03K5/00 文献下载
摘要：本实用新型公开了一种实时时钟控制电路，包括主电源、备用电池和实时时钟控制芯片，通过采用实时时钟控制芯片代替传统的时钟电路，利用其内部自带的512X8位存储空间，通过IC总线实现其与CPU之间的通信，完成CPU对实时时钟控制芯片的设置，避免了外加EEPROM芯片给电路带来的体积庞大，线路设计复杂的不足；其电源供电自动切换电路实现了主电源和备用电池之间的自动切换，大大减少了外围元器件的数量，节省了电路板的空间，便于设备的小型化。
一种实时时钟控制电路

[发明专利]高频多样选择性预除器-CN200310102796.3有效
发明人：刘凤铭;陈正维 -专利权人：立积电子股份有限公司
申请日： 2003-10-24 - 公布日： 2005-04-27 - 主分类号： H03K5/00 文献下载
摘要：一种高频多样选择性预除器，可将输入信号依使用者所需的除频比例除频，得到使用者预期的除频频率。其电路由多个逻辑开关及多个D型正反器组成，包括：第一除频器，接收输入信号后，经除频处理，形成除频频率的除频器；第二除频器，连接至该第一除频器，经多个选择信号与多个与门作选择开关，将第一除频器的除频结果再进一步除频，为可扩充选择除频频率的电路；模块控制器，将多个选择信号与外部控制信号经或门执行逻辑运算后连接至第一除频器，进一步控制第一除频器的除频频率；输出选择电路，连接至第二除频器，并搭配多个选择信号作为选择信号输出装置。该预除器能提供多样化的除频频率，让使用者有效控制整体电路的除频功能，降低了制作成本。
高频多样选择性

[实用新型]一种充电脉冲发生器，曝光发生装置-CN200320126728.6无效
发明人：董欣;金传恩;谢律 -专利权人：北京中星微电子有限公司
申请日： 2003-12-09 - 公布日： 2005-03-30 - 主分类号： H03K5/00 文献下载
摘要：本实用新型公开了一种涉及数码摄像领域用于曝光发生装置中的充电脉冲发生器，包括一个接收基准时钟信号的分频、倍频器，还包括一个脉冲控制单元和一个可擦写存储单元，可擦写存储单元接收外部写入的充电脉冲特性值，分频、倍频器和所述脉冲控制单元基于可擦写存储单元接收到的充电脉冲特性值进行相关操作，以产生需要的充电脉冲。本实用新型所提供的方案，可以适用于不同的充电器，在使用不同的充电器时，可以提前根据充电器的要求编写出所需脉冲的条件，然后开启充电脉冲发生器就可以得到所需充电脉冲，而且可以随时通过编程改变充电脉冲的参数。
一种充电脉冲发生器曝光发生装置

[发明专利]内含多重频率数位电路的积体电路杂讯降低方法和系统-CN03142978.5有效
发明人：丁达刚;王智彬;黄明松 -专利权人：钰创科技股份有限公司
申请日： 2003-06-13 - 公布日： 2005-01-19 - 主分类号： H03K5/00 文献下载
摘要：本发明是有关于一种降低多重脉冲计时系统内计时杂讯的方法和系统，该方法包括：在数位电路中对于多重计时器讯号的频率差额的光谱能量，得藉由频率分配延伸来降低以减小对类比电路的杂讯干扰。
内含多重频率数位电路积体电路杂讯降低方法系统

[发明专利]最小脉冲宽度侦测与重生电路-CN03142981.5无效
发明人：施正宗 -专利权人：钰创科技股份有限公司
申请日： 2003-06-13 - 公布日： 2005-01-19 - 主分类号： H03K5/00 文献下载
摘要：本发明是一种最小脉冲宽度侦测与重生电路。首先，该电路包括一脉冲宽度侦测器，其能够侦测一输入讯号脉冲是否在最小宽度与最大宽度之间的范围内；其次，如果输入讯号脉冲在该范围内，脉冲宽度延伸器能够延伸输入讯号脉冲宽度至该最大宽度。最后，如果输入讯号脉冲小于最小宽度，干扰讯号滤波器能够滤除输入讯号脉冲。
最小脉冲宽度侦测重生电路

[发明专利]一种时钟倍频电路-CN200410004999.3有效
发明人：张磊;黄友珍 -专利权人：中兴通讯股份有限公司
申请日： 2004-02-13 - 公布日： 2004-12-29 - 主分类号： H03K5/00 文献下载
摘要：本发明公开一种时钟倍频电路，尤其是及电路设计和可编程逻辑器件设计中的时钟倍频电路。该时钟倍频电路包括倍频电路基础模块和延时触发部分，倍频电路基础模块是倍频电路的第一级，延时触发部分与倍频电路基础模块顺次相连，由一个延时触发模块构成或者由多个延时触发模块串联构成，倍频电路基础模块提供倍频信号的输入、输出以及和后级延时触发模块的接口，延时触发模块使倍频后时钟的下降沿位置后移，达到同步及加宽时钟宽度的效果。本发明可以在低成本、高兼容性的条件下，获得稳定、相位恒定的倍频时钟，克服了现有技术无法同时兼顾这几个条件的缺点。
一种时钟倍频电路