“H03K19/21”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果55个，建议您升级VIP下载更多相关专利

[发明专利]逻辑电路-CN202011023284.8在审
发明人：金昌铉 -专利权人：爱思开海力士有限公司
申请日： 2020-09-25 - 公布日： 2021-12-24 - 主分类号： H03K19/21 文献下载
摘要：一种逻辑电路包括第一上拉驱动电路，该第一上拉驱动电路被配置为基于第一输入信号来将第一反相输入信号驱动至电源电压，并且被配置为基于第一输入信号、第二输入信号和第三反相输入信号来将输出信号上拉。逻辑电路还包括第一下拉驱动电路，该第一下拉驱动电路被配置为基于第三输入信号来将第三反相输入信号驱动至接地电压，并且被配置为基于第一反相输入信号、第二输入信号和第三输入信号来将输出信号下拉。
逻辑电路

[实用新型]一种四输入异或门逻辑电路-CN202120630310.7有效
发明人：崔建国;宁永香;崔燚 -专利权人：山西工程技术学院;崔建国
申请日： 2021-03-29 - 公布日： 2021-11-02 - 主分类号： H03K19/21 文献下载
摘要：本实用新型公开了一种四输入异或门逻辑电路，其包括两个四输入与非门电路和四个二输入与非门电路，所述四输入与非门包括与非门N1及N6，所述二输入与非门包括二输入与非门N2、N3、N4、N5，四个输入信号ABCD分别连接N1的1、2、4、5脚，信号A同时连接N3的4脚，信号B同时连接N2的1脚,信号C同时连接N5的13脚,信号D同时连接N4的9脚,N1的输出端6脚同时连接N2的2脚、N3的5脚、N4的10脚、N5的12脚，N2的输出端3脚连接N6的9脚，N3的输出端6脚连接N6的10脚，N4的输出端8脚连接N6的12脚，N5的输出端11脚连接N6的13脚，N6的输出端8脚输出信号F。
一种输入逻辑电路

[发明专利]一种快速紧凑异或门电路-CN202110693813.3在审
发明人：周泽坤;孙启元;许王帅;王卓;张波 -专利权人：电子科技大学
申请日： 2021-06-22 - 公布日： 2021-09-10 - 主分类号： H03K19/21 文献下载
摘要：本发明属于集成电路技术领域，具体涉及一种快速紧凑异或门电路。本发明相对于传统技术，主要为使用六个NMOS晶体管和四个PMOS晶体管实现了异或门逻辑电路，其中两个PMOS晶体管形成交叉耦合结构，实现异或门电路，从而减少了晶体管的使用数量，缩短了信号传输链长度，降低了功耗，节省了面积，其中两个PMOS晶体管采用交叉耦合结构，提高了电路速度。
一种快速紧凑门电路

[发明专利]一种基于忆阻器的异或门器件及其操作方法-CN201911419159.6在审
发明人：李祎;程龙;缪向水;董伟伟;谭海波 -专利权人：华为技术有限公司
申请日： 2019-12-31 - 公布日： 2021-07-16 - 主分类号： H03K19/21 文献下载
摘要：本申请实施例提供一种基于忆阻器的异或门器件与异或逻辑运算方法，该异或门器件包括忆阻器与控制电路模块，控制电路模块用于将进行异或逻辑运算的两个逻辑值分别转换为第一预设电压和第二预设电压，并将第一预设电压和第二预设电压分别施加到忆阻器的正极和负极，使忆阻器的阻值处于第一阻值区间、第二阻值区间或者第三阻值区间，其中，第二阻值区间的阻值小于第一阻值区间的阻值，第三阻值区间的阻值大于第一阻值区间的阻值；根据忆阻器的阻值所处的阻值区间确定所述两个逻辑值的逻辑运算结果。通过上述异或门逻辑器件实现异或逻辑运算，与通过三极管等元件实现异或门逻辑电路相比，可以降低功耗、减少电路占用面积。
一种基于忆阻器器件及其操作方法

[发明专利]异步清零电路和方法-CN202110130287.X在审
发明人：文湘鄂;徐辉;东健慧;王世超;张磊;刘洋;束文韬;宋磊;贾惠柱 -专利权人：北京博雅慧视智能技术研究院有限公司
申请日： 2021-01-29 - 公布日： 2021-06-15 - 主分类号： H03K19/21 文献下载
摘要：本申请公开了一种异步清零电路和方法，包括：状态输出电路和状态清零电路；所述状态输出电路，用于根据所述状态清零电路发送的清零信号，清零第一寄存子电路中的寄存器和第一寄存器，输出清零信号至所述状态清零电路；所述状态清零电路，用于根据接收到的写使能信号和清零信号，输出接收到的清零信号至所述状态输出电路；根据接收到的所述状态输出电路发送的清零信号，清零第二寄存子电路中的寄存器、第二寄存器和第三寄存器。能够在状态清零电路只发送写使能信号一次的情况下，直接清零整个电路中不同时钟阈中的所有寄存器的状态，简便快捷，能够广泛应用于处于各种不同时钟域中进行交互的模块。
异步清零电路方法

[发明专利]反相信号生成电路-CN202011222041.7在审
发明人：李东郁 -专利权人：爱思开海力士有限公司
申请日： 2020-11-05 - 公布日： 2021-06-11 - 主分类号： H03K19/21 文献下载
摘要：一种反相信号生成电路可以包括：转变检测信号生成电路，适用于生成第一转变检测信号至第四转变检测信号；第一异或门，适用于接收第四反相信号和第一转变检测信号，以及生成第一预反相信号；第二异或门，适用于接收第一预反相信号和第二转变检测信号，以及生成第二预反相信号；第三异或门，适用于接收第二转变检测信号和第三转变检测信号；第四异或门，适用于接收第一预反相信号和第三异或门的输出信号，以及生成第三预反相信号；第五异或门，适用于接收第三预反相信号和第四转变检测信号，以及生成第四预反相信号；以及第一对齐电路，适用于生成第一反相信号至第四反相信号。
相信生成电路

[实用新型]一种应用于可逆逻辑电路的TSG可逆逻辑门电路-CN202022354019.X有效
发明人：王仁平;孙恒;陈荣林 -专利权人：福州大学
申请日： 2020-10-21 - 公布日： 2021-06-01 - 主分类号： H03K19/21 文献下载
摘要：本实用新型涉及一种应用于可逆逻辑电路的TSG可逆逻辑门电路，其特征在于，包括第一反相器、第二反相器、第三反相器、第四反相器、第一异或门、第二异或门以及八个晶体管；本实用新型采用MOS数量少，面积小，在在管子选相同尺寸时，传播延时少，性能好。
一种应用于可逆逻辑电路 tsg 逻辑门电路

[发明专利]完整性保护电路及其数据处理方法和原始数据校验装置-CN202010968478.9在审
发明人：刘君 -专利权人： OPPO广东移动通信有限公司
申请日： 2020-09-15 - 公布日： 2020-12-29 - 主分类号： H03K19/21 文献下载
摘要：本申请实施例提供一种完整性保护电路及其数据处理方法和原始数据校验装置，涉及信息安全技术领域，可提高时钟频率、满足吞吐量的需求，改善时钟与数据延时的问题。该完整性保护电路包括密钥输入电路、逻辑电路和数据输入电路。密钥输入电路向逻辑电路输入多个N位的密钥序列，密钥输入电路包括多个子输入电路；数据输入电路向逻辑电路输入原始数据。i为1～log2N之间的各个整数，i＝1，第i异或电路的输入端与相邻两个子输入电路和第i级子数据输入电路连接，子输入电路向第i异或电路输入1位密钥，根据原始数据，输出2位密钥的异或结果；i≥2，根据原始数据，输出第n个第i‑1异或电路的异或结果与第n+2i‑1个第i‑1异或电路的异或结果的异或结果。
完整性保护电路及其数据处理方法原始数据校验装置

[发明专利]多进制符号逻辑异或运算的实现电路、装置及方法-CN202010294254.4在审
发明人：不公告发明人 -专利权人：联合华芯电子有限公司
申请日： 2020-04-15 - 公布日： 2020-07-17 - 主分类号： H03K19/21 文献下载
摘要：本发明公开了一种多进制符号逻辑异或运算的实现电路、装置及方法，方法包括：以多个逻辑电压表示多进制符号，不同逻辑电平的分界用预定义的门限电压相区隔；将多进制符号与门限电压进行比较；生成逻辑电平；将逻辑电平进行比较；输出多进制符号逻辑异或的判断值。电路包括：门限电路，用于提供门限电压；再生电路，用于生成逻辑电平；比较电路，用于逻辑电平的比较；逻辑判断电路，输出多进制符号逻辑异或的判断值。装置包括：门限电压模块，用于门限电压；标准电压再生模块，用于生成逻辑电平；比较模块，用于逻辑电平的比较；逻辑判断模块，输出多进制符号逻辑比同的判断值。本发明适用于多进制符号的逻辑异或逻辑运算，提高逻辑运算效率。
多进制符号逻辑运算实现电路装置方法

[实用新型]一种采用或非门和MOS管的自锁开关电路-CN201922030319.X有效
发明人：黄可可 -专利权人：宁波柯力传感科技股份有限公司
申请日： 2019-11-20 - 公布日： 2020-06-23 - 主分类号： H03K19/21 文献下载
摘要：本实用新型公开了一种采用或非门和MOS管的自锁开关电路，包括输入电源、电源开关控制模块、输出电源、检测模块、按键模块和电平自锁控制电路模块，所述按键模块一端与电平自锁控制电路模块的输入端相连，一端与所述检测模块的输入端相连，另一端通过电源开关控制模块与输出电源相连，所述电平自锁控制电路模块的输出端与检测模块的输入端相连，所述检测模块的输出端既与按键模块相连，又与电源开关控制模块的输入端相连，所述电源开关控制模块的输入端与输入电源相连。本实用新型通过或非门组成的T触发器控制MOS管通断来实现VOUT端的电源开关控制，无触点电子自锁，电路结构简单，解决了机械自锁开关容易接触不良、易老化等缺点。
一种采用非门 mos 开关电路

[发明专利]CMOS鉴相器-CN201710059422.X有效
发明人：何力 -专利权人：四川和芯微电子股份有限公司
申请日： 2017-01-24 - 公布日： 2020-06-16 - 主分类号： H03K19/21 文献下载
摘要：本发明公开了一种CMOS鉴相器。本发明的CMOS鉴相器包括第一触发器、第二触发器及异或门，一周期信号输入所述第一触发器的时钟控制端，所述第一触发器的输出端Q与所述异或门的一输入端连接，另一周期信号输入所述第二触发器的时钟控制端，所述第二触发器的输出端与所述异或门的另一输入端连接；且所述第一触发器的输入端与所述异或门的另一输入端连接，所述第二触发器的输入端与所述异或门的一输入端连接，所述异或门的输出端输出电压信号；且两所述周期信号为具有相同频率并具有设定相位差的数字电压信号。本发明的CMOS鉴相器提高了鉴相范围，且具有更优良的鉴相精度。
cmos 鉴相器

[发明专利]现场可编程门阵列及其模块间同步信号的传递方法-CN201711043063.5有效
发明人：李擎;冯涛;栗辉;夏啸峰;崔家瑞;弓爱君;马龙海;韩守梅;古鹏飞;温鑫 -专利权人：北京科技大学
申请日： 2017-10-31 - 公布日： 2020-04-28 - 主分类号： H03K19/21 文献下载
摘要：本发明提供一种现场可编程门阵列及其模块间同步信号的传递方法，其中，所述方法包括：对FPGA进行初始化；第一模块在接收到时钟脉冲时，检测一次预设事件是否发生；如果发生，则第一模块将输出的第一信号进行取反操作；判断异或门电路输出的第三信号是否为1；如果为1，则在下一个时钟脉冲到来时，第二模块执行相应操作，并将输出的第二信号取反；异或门电路根据输入的第一信号和第二信号，将输出的第三信号变为0，第二模块根据接收到为0的第三信号而进入等待状态。本发明提供的技术方案能够在FPGA内不同的同步模块之间有效的传递信号，实现更加灵活的功能设计。
现场可编程门阵列及其模块同步信号传递方法

[发明专利]一种基于忆阻器的异或门电路及设计制作方法-CN201710152828.2有效
发明人：裴文江;张一丹;王开;夏亦犁 -专利权人：东南大学
申请日： 2017-03-15 - 公布日： 2020-04-14 - 主分类号： H03K19/21 文献下载
摘要：本发明公开了一种基于忆组器的异或门电路及设计制作方法，解决了现有的基于忆阻器的辅助逻辑MACIG门集合不完整的问题，本发明提供了一种新型的基于忆阻器的异或门的设计方法。本发明的异或门是基于MAGIC的或门基础上进行改进的。通过在或门电路的输出忆阻器两端并联一个忆阻器，改进后的门电路可以获得正确的异或门逻辑操作结果。异或门选用的电路元件少，只需要4个忆阻器。其激励电压序列简单，只需要一个稳定不变的外加激励源。而且，异或门的耗能低，只需要加入短时间的电压即可实现异或门的逻辑操作。此外，异或门的电路结构简单，尺寸小。
一种基于忆阻器门电路设计制作方法

[实用新型]一种超低电压异或门电路-CN201821307048.7有效
发明人：史伟伟 -专利权人：深圳大学
申请日： 2018-08-14 - 公布日： 2019-04-16 - 主分类号： H03K19/21 文献下载
摘要：本实用新型涉及一种超低电压异或门电路，包括第一驱动电路、与第一驱动电路对应设置的第二驱动电路、驱动晶体管、以及调节电路；第一驱动电路的控制端连接输入信号，第一驱动电路的第一端连接驱动晶体管的第一电极和电源VDD，第二端连接驱动晶体管的第二电极；驱动晶体管的第二电极还连接调节电路的第一端，驱动晶体管的第三电极连接超低电压异或门电路的输出端，驱动晶体管的第三电极还连接第二驱动电路的第一端，第二驱动电路的第二端接地，驱动电路的控制端连接输入信号；调节电路的控制端连接电源VDD，调节电路的第二端接地。本实用新型可以增强输出端输出零低电平时的下拉能力，电路逻辑延时相比传统电路速度更快。
驱动晶体管第一驱动电路第二驱动电路异或门电路超低电压电路第一端控制端本实用新型第二电极第三电极端接地输出端传统电路第一电极电路逻辑连接电源驱动电路低电下拉延时电源输出

[发明专利]一种时钟停振检测电路-CN201710586966.1在审
发明人：赵双龙 -专利权人：杭州晶华微电子有限公司
申请日： 2017-08-18 - 公布日： 2019-03-01 - 主分类号： H03K19/21 文献下载
摘要：本发明公开一种时钟停振检测电路，其包括时钟信号锁存电路、低电平稳态检测电路、高电平稳态检测电路、停振指示信号锁存电路。其中，所述待测时钟信号锁存电路的输出端连接至低电平稳态检测电路和高电平稳态检测电路的输入端，而所述低电平稳态检测电路和高电平稳态检测电路的输出端接至一个“异或非”电路，其输出信号再接至一个锁存电路，最终输出为停振指示信号。本发明可实现低功耗、停振时间阈值可设置的检测电路，而且可用较小的面积集成至芯片中。
检测电路停振锁存电路低电高电指示信号待测时钟信号输出端连接时钟信号输出信号低功耗输出端输入端可用异或电路芯片输出