“H01L29/00”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果115个，建议您升级VIP下载更多相关专利

[发明专利]可调的半导体器件-CN200480042804.2有效
发明人：格里高里·G.·弗里曼;吕在成;戴维·C.·谢里登;斯蒂芬·A.·圣昂格;安德里亚斯·D.·斯特里克;史蒂文·H.·沃尔德曼 -专利权人：国际商业机器公司
申请日： 2004-04-22 - 公布日： 2007-04-04 - 主分类号： H01L29/00 文献下载
摘要：本发明公开了一种形成半导体结构的方法，这种半导体结构包括具有与下面的衬底不同的极性的不连续的非平面副集电极。此外，这种结构包括在副集电极之上的有源区(集电极)、在有源区之上的基极和在基极之上的发射极。在不连续的副集电极的不连续的部分之间的距离调节了半导体结构的性能特性。可调的性能特性包括击穿电压、单元电流增益截止频率、单元功率增益截止频率、渡越频率、电流密度、电容范围、噪声注入、少数载流子注入和触发和保持电压。
可调半导体器件

[发明专利]半导体结构及其制造方法-CN200610001285.6有效
发明人：阿希马·B·查克拉瓦蒂;安东尼·艾·乔;古川俊治;史蒂文·J·霍姆斯;韦斯利·C·纳特兹莱 -专利权人：国际商业机器公司
申请日： 2006-01-12 - 公布日： 2007-03-21 - 主分类号： H01L29/00 文献下载
摘要：一种在半导体制造工艺中选择性地形成锗结构的方法，以化学氧化物去除(COR)工艺从氮化物表面去除自然氧化物，然后将加热的氮化物和氧化物表面暴露到加热的含锗的气体中，以选择性地只在氮化物表面上而不在氧化物表面上形成锗。
半导体结构及其制造方法

[发明专利]用于混合信号集成电路的低串扰衬底-CN200480032390.5有效
发明人：谢亚宏 -专利权人：加利福尼亚大学董事会
申请日： 2004-12-10 - 公布日： 2007-02-28 - 主分类号： H01L29/00 文献下载
摘要：一种集成电路叠层，具有用于高性能混合信号集成电路应用的金属衬底。该金属衬底提供充分改进的串扰隔离，增强的散热以及到可靠的低阻抗地的顺畅通路。在一个实施例中，金属层具有绝缘填充的沟槽或孔穴的区域以及设置在金属衬底和硅集成电路层之间的诸如未氧化多孔硅的绝缘体层。该叠层还具有安装到金属衬底上并且横切硅和绝缘层由此使噪声敏感元件与噪声产生元件在芯片上隔离开的多个金属壁或沟槽。在另一个实施例中，将该叠层安置到柔性基底以限制芯片的弯曲。
用于混合信号集成电路低串扰衬底

[发明专利]低kCVD材料的梯度沉积-CN200480040507.4无效
发明人： M·翁焦尔;H·希什里;李加;D·麦克赫伦;H·A·奈三世 -专利权人：国际商业机器公司
申请日： 2004-01-14 - 公布日： 2007-01-31 - 主分类号： H01L29/00 文献下载
摘要：一种用于半导体器件的介质层(12)，具有低的整体介电常数，与半导体衬底的良好粘附性以及对由热循环引起的破裂的良好抵抗性。介质层(12)由包括连续变化的介质材料沉积条件的方法制造以提供具有介电常数梯度的介质层。
kcvd 材料梯度沉积

[发明专利]材料叠层-CN200610076093.1无效
发明人： S·古哈;V·帕鲁屈里;N·阿博亚尔祖克;M·P·胡齐克;V·纳拉亚南;M·W·库珀;R·詹米 -专利权人：国际商业机器公司
申请日： 2006-04-27 - 公布日： 2006-11-29 - 主分类号： H01L29/00 文献下载
摘要：本发明提供了一种金属叠层结构，该结构稳定了包括含Si导体和Hf基介质的材料叠层的平带电压和阈值电压。本发明通过将含稀土金属层引入材料叠层，从而通过电负性的不同将阈值电压转变到期望电压来稳定平带电压和阈值电压。具体地，本发明提供的金属叠层包括：铪基介质；位于所述铪基介质顶或内部的含稀土金属层；位于所述铪基介质上的导电覆层；以及含Si导体。
材料

[发明专利]具有由多环结构形成的电感环的集成电路封装-CN200480029824.6无效
发明人：具利度;许炯基;李康润;李正雨;朴畯培;李京浩 -专利权人： GCT半导体公司
申请日： 2004-08-27 - 公布日： 2006-11-22 - 主分类号： H01L29/00 文献下载
摘要：一种集成电路封装包括由导线和一个或多个输入/输出(I/O)封装管脚的连接形成的电感环。电感环由将在集成电路芯片上的第一焊盘连接到封装的第一I/O管脚的第一和第二导线和将在芯片上的第二焊盘连接到封装的第二I/O管脚的第三和第四导线形成。为实现电感环，第一和第二I/O管脚通过在管脚之间的第三导体连接。第三导体可包括一个或多条焊线，并且I/O管脚优选是彼此相邻的I/O管脚。然而，该环可以由例如基于环长度要求、空间考虑和/或其它的设计或功能因素的I/O管脚的非相邻的连接形成。或者，在第一和第二I/O管脚之间的连接通过使I/O管脚具有一体结构建立。或者，在第一和第二I/O管脚之间的连接通过在封装衬底的表面之上或者这个衬底之内的金属化层建立。通过在集成电路封装的边界内形成电感环，可以实现对空间要求的实质性降低，这又促进了小型化。此外，集成电路可以以其至少一个参数受到封装的电感环长度控制的各种不同系统中的任一系统实施。
具有结构形成电感集成电路封装

[发明专利]载有球的薄膜无机发光材料电致发光器件-CN200480025477.X无效
发明人：阿德里安·基泰;相英伟;布莱恩·J.·考克斯 -专利权人：纳诺卢门斯收购公司
申请日： 2004-09-03 - 公布日： 2006-11-15 - 主分类号： H01L29/00 文献下载
摘要：本发明提供一种电致发光显示装置，所述装置使用嵌入在柔性电绝缘基质中的介电球。每一球状介电颗粒具有从所述基质顶面凸出的第一部分和从所述基质底面凸出的第二部分。在每一球状介电颗粒的第一部分上沉积电致发光的无机发光材料层，并且连续导电的、基本上透明的电极层位于在所述电致发光的无机发光材料层的顶面上和位于所述电致发光的无机发光材料层的顶面之间的柔性电绝缘基质区域上。连续导电的电极层涂布于所述球状介电颗粒的第二部分上和位于所述球状介电颗粒的第二部分之间的柔性电绝缘基质区域上。
载有薄膜无机发光材料电致发光器件

[发明专利]具有场稳定膜的半导体器件和方法-CN200610073210.9有效
发明人：杜尚晖;石黑武;藏前文香;近江隆二 -专利权人：半导体元件工业有限责任公司
申请日： 2006-04-05 - 公布日： 2006-11-01 - 主分类号： H01L29/00 文献下载
摘要：在一个实施方案中，用第一介质层和包含形成在第一介质层上的可流动的玻璃的电荷稳定层，制作了高压半导体器件。
具有稳定半导体器件方法

[发明专利]多晶硅－绝缘层－多晶硅电容和高阻多晶硅器件及制作方法-CN200510025458.3有效
发明人：钱文生 -专利权人：上海华虹NEC电子有限公司
申请日： 2005-04-27 - 公布日： 2006-11-01 - 主分类号： H01L29/00 文献下载
摘要：本发明公开了一种多晶硅－绝缘层－多晶硅电容和高阻多晶硅器件及制作方法，晶体管多晶硅栅、PIP电容下极板和高阻多晶硅都在第一层多晶硅上完成，只有PIP电容的上极板是单独的第二层多晶硅。本发明利用PMOS源漏极的P型离子注入和PIP下极板的N型离子注入而获得所需的阻值，所以可节约一次离子注入和一次光刻。本发明结构简单，成本低，工艺稳定性好，有益提高产品的成品率。
多晶绝缘电容器件制作方法

[发明专利]碳化硅半导体器件-CN200610065386.X无效
发明人：前山雄介;西川恒一;福田祐介;清水正章;佐藤雅;岩黑弘明;野中贤一 -专利权人：新电元工业株式会社;本田技研工业株式会社
申请日： 2006-03-23 - 公布日： 2006-09-27 - 主分类号： H01L29/00 文献下载
摘要：碳化硅半导体器件。一种半导体器件，包括：绝缘膜；第一半导体层，其具有第一导电型4H－SiC的第一主要成分；以及第二半导体层，其具有第二导电型4H－SiC的第二主要成分。所述第二半导体层具有与所述第一半导体层的pn结。该pn结具有结边缘。所述第一半导体层和第二半导体层进一步包含局部区域，所述局部区域包含所述结边缘。所述局部区域具有与所述钝化膜相接的第一主平面。所述第一主平面的法线从第一轴[0001]或者[000－1]向第二轴<01－10>倾斜在25度到45度范围内的第一倾角。
碳化硅半导体器件

[发明专利]改进的集成电路衬底材料和方法-CN200480021688.6无效
发明人：马文·格伦·黄;阿瑟·方 -专利权人：安捷伦科技有限公司
申请日： 2004-01-30 - 公布日： 2006-09-06 - 主分类号： H01L29/00 文献下载
摘要：本发明公开了一种以空心的、充满气体的玻璃或陶瓷微球体制造的半导体衬底，这些微球体在干燥后或焙烧后的基质中被粘合在一起。微球体可以是涂覆有玻璃的微球体，其通过烧结外部玻璃层被粘合在一起。半导体表面可以通过给表面上釉变光滑。
改进集成电路衬底材料方法

[发明专利]被认证装置和个体认证系统-CN200610004581.1有效
发明人：木下敦宽;松泽一也 -专利权人：株式会社东芝
申请日： 2006-02-09 - 公布日： 2006-08-16 - 主分类号： H01L29/00 文献下载
摘要：本发明使防止“欺骗，并且尽可能有效地不导致附加管理成本成为可能。被认证装置包括：至少一个被认证元件，用于相对于连续的输入信号生成具有在制造时自发变化的特性的输出信号。被认证元件的特性被用作个体所独有的信息。
认证装置个体系统

[发明专利]半导体装置-CN200510022918.7无效
发明人：渡边充;福井哲也 -专利权人：株式会社东芝
申请日： 2005-12-19 - 公布日： 2006-08-02 - 主分类号： H01L29/00 文献下载
摘要：本发明提供一种没有因焊接而导致的特性劣化的半导体装置。本发明的半导体装置具有：半导体元件芯片、和利用焊锡材料分别接合了半导体元件芯片的上下端子电极的上下导体框架，上述半导体元件芯片具有：第一导电型的半导体层；在上述半导体层上有选择地形成的第二导电型扩散层；在上述半导体层的上述第二导电型扩散层的外侧形成的第二导电型的多个护圈层；形成在上述半导体层上的绝缘膜；以及埋设在上述绝缘膜中的、由多晶硅膜形成的场极板。
半导体装置

[发明专利]半导体芯片中具有降低的电压相关性的高密度复合金属－绝缘体－金属电容器-CN200480009519.0有效
发明人： A·卡儿－罗伊;M·拉卡内利;D·霍华德 -专利权人：杰斯半导体公司纽波特工厂
申请日： 2004-01-24 - 公布日： 2006-05-10 - 主分类号： H01L29/00 文献下载
摘要：根据公开的实施例，一种复合金属－绝缘体－金属(MIM)电容器，包括下MIM电容器的下电极，所述下MIM电容器的所述下电极位于半导体芯片的下互连金属层中。所述复合MIM电容器还包括所述下MIM电容器的上电极，所述下MIM电容器的所述上电极位于下层间介质内，其中所述下层间介质分隔所述下互连金属层与上互连金属层。所述上MIM电容器的下电极位于所述上互连金属层中。所述上MIM电容器的上电极位于所述上层间介质内，所述上层间介质再位于所述上互连金属层上。所述下MIM电容器的所述上电极连接至所述上MIM电容器的所述下电极，而所述下MIM电容器的所述下电极连接至所述上MIM电容器的所述上电极。
半导体芯片具有降低电压相关性高密度复合金属绝缘体电容器

[发明专利]半导体元件-CN200510088801.9有效
发明人：大西泰彦;西村武义;新村康;井上正范 -专利权人：富士电机电子设备技术株式会社
申请日： 2005-07-29 - 公布日： 2006-02-15 - 主分类号： H01L29/00 文献下载
摘要：本发明提供一种超接合半导体元件，能改善元件周缘部的雪崩耐量，提高作为元件整体的雪崩耐量。漏极·漂移部是以间距P1交互地重复接合第一n型区域和第一p型区域构成的第一并列pn构造，漏极·漂移部的周围是由第二并列pn构造所构成的元件周缘部。元件周缘部与第一并列pn构造连续，以间距P1交互地重复接合第二n型区域和第二p型区域所构成。第一和第二并列pn构造的杂质浓度大致相同，在元件周缘部的表层区域形成的第三并列pn构造，是将第三n型区域、和比它杂质浓度高的第三p型区域以比P1还小的间距P2来交互地重复接合所构成，其杂质浓度比第一和第二并列pn构造的杂质浓度还低。
半导体元件