[发明专利]开路位线之间具有共用读出放大器的半导体存储装置

权利要求书

1.一种半导体存储装置，包括：

形成至少两个第一存储单元子阵列(CL0-CL3/CL10-CL13)并分别存储数据位的多个第一可寻址存储单元，

用于从至少两个所述第一可存储单元子阵列中的一个中选择某个第一可寻址存储单元并有选择地连接到所述多个第一可寻址存储单元的多个字线(WL0/WL1/WLn/WLn+1)，

至少一个具有一个第一节点和一个第二节点的用于放大表示所述第一节点和所述第二节点之间一个数据位的电位差的第一读出放大器(SA11)，

多个第一位线(BL0-BL3)，有选择地连接到至少两个所述第一存储单元子阵列之一(CL0-CL3)的第一可寻址存储单元，并提供连接在所述某个第一可寻址存储单元和所述至少一个第一读出放大器(SA11)的所述第一节点之间的第一信号传播途径的基本部分，

多个第二位线(CBL0-CBL3)，有选择地连接到至少两个所述第一存储单元子阵列的另一个(CL10-CL13)的第一可寻址存储单元，并提供连接在所述某个第一可寻址存储单元和至少一个所述第一读出放大器(SA11)的所述第二节点之间的第二信号传播途径的基本部分，并且分别与多个第一位线相配对以构成第一位线对，

一个形成所述第一信号传输路径的第一附加部分并且有选择地将所述多个第一位线(BL0-BL3)连接到至少一个所述第一读出放大器(SA11)的所述第一节点的第一传输门阵列(12a)，以及

一个形成所述第二信号传输路径的第二附加部分并且有选择地将所述多个第二位线连接到至少一个所述第一读出放大器(SA11)的所述第二节点的第二传输门阵列(12c)，

其特征在于还包括

一个插入到所述第一信号传输路径并在接通状态和断开状态之间改变的第一切换装置(SW1)，

一个插入到所述第二信号传输路径并在接通状态和断开状态之间改变的第二切换装置(SW3)，和

一个控制器(13；23；33)，它连接到所述第一传输门阵列(12a)，所述第二传输门阵列(12c)，所述第一切换装置(SW1)和所述第二切换装置(SW3)并使所述第一传输门阵列(12a)和所述第二传输门(12c)阵列将所述第一位线对(BL0/CBL0至BL3/CBL3)顺序连接到所述至少一个第一读出放大器(SA11)的所述第一和第二节点，并且独立地在所述接通状态和所述断开状态之间控制所述第一切换装置(SW1)和所述第二切换装置(SW3)，以便将所选择的一个所述第一位线对的第一或第二位线与相应的至少一个所述第一读出放大器(SA11)的第一或第二节点电隔离。

2.如权利要求1所述的半导体存储装置，其特征在于为了增加表示所述第一节点和所述第二节点之间所述数据位的所述电位差的大小，其中所述控制器(13；23；33)使所述第一传输门阵列(12a)，所述第二传输门阵列(12c)，所述第一开关装置(Sy1)和所述第二开关装置(SW3)将所述第一位线对之一连接到所述第一节点，使所述第一开关装置(SW1)和所述第二开关装置(SW3)将所述位线对之一与所述第一节点和所述第二节点隔离，并使一个所述第一开关装置(SW1)和所述第二开关装置(SW3)将表示所述数据位的一个电位差传送到相应的第一或第二位线。

3.如权利要求1所述的半导体存储装置，其特征在于所述第一开关装置和所述第二开关装置是一个分别连接在所述第一节点和所述第一传输门阵列(12a)之间的第一开关晶体管(SW1)和连接在所述第二节点和所述第二传输门阵列(12c)之间的第二开关晶体管(SW3)。

4.如权利要求2所述的半导体存储装置，其特征在于进一步包括一个连接在所述第一开关装置(SW1)和所述第二开关装置(SW3)之间并由所述控制器(13；33)控制的第三开关装置(SW5)，并且当所述一个所述第一开关装置(SW1)和所述第二开关装置(SW3)将所述电平传送给所述相应第一或第二位线时，所述控制器(13；33)使所述第三开关装置(SW5)将所述一个所述第一位线对的所述第一位线和所述第二位线电连接。